サブスレッショルドCMOS演算増幅器によるオフセット補償回路に関する研究
飯田 智貴
2009 年度 卒 ／修士（工学）
修士論文の概要
本研究は、MOSFETのサブスレッショルド領域での特性を利用した新しいアナログ回路アーキテクチャの開発を目的とするものである。
集積回路においては容量と抵抗はそれらの値に比例して素子面積が大きくなるので、大容量キャパシタや高抵抗素子は集積化が困難である。しかし、アナログ集積回路を構成する上では、大容量や高抵抗をチップ上で使用できれば便利なことが多い。よって大容量キャパシタや高抵抗素子の動作をMOSFET回路で等価的に実現する手法を検討した。大容量、高抵抗を小面積MOSFET回路に置き換えることができるならば、従来は外部に接続していた素子をチップ上に搭載できるので回路構成が簡単になる。本研究では、サブスレッショルド領域で動作するMOSFET回路を使用した。サブスレッショルド回路は動作電流が微小なため、非常に大きな時定数を持つ。これを利用して大容量キャパシタや高抵抗素子の動作を模擬する方法を提案した。はじめにサブスレッショルドCMOS演算増幅器が大きい時定数を持つことを確認した。次に、それを大容量キャパシタや高抵抗素子の代わりに用いた新しい回路技術として、高利得増幅器のオフセット補償、多段増幅器の段間結合、およびレベルシフト回路について提案した。実際に回路を試作し評価をおこなった。また、サブスレッショルドCMOS演算増幅器を駆動するための微小電流の発生方法について述べた。最後に、ここまでの研究で提案したMOSFETのサブスレッショルド領域での特性を利用した回路技術の応用として、センサネットワークのための低消費電力ウェイクアップレシーバの検討を行った。