ゆらぎを利用する生物的な電子回路と確率的情報処理システムに関する研究
ゴンザレス カラバリン リゼス
2014 年度 卒 ／博士（情報科学）
文部科学省国費留学生
博士論文の概要
本研究は、生物がゆらきを利用して情報処理を行う仕組みを取り入れた電子回路システムを提案し、それによって生物科学の一端と半導体集積回路技術とを結びつける新しい機能集積回路の可能性を示したものである。
現代の汎用情報処理プロセッサはCMOS素子の微細化により発展してきた。その基本方針は、ゆらぎ(素子バラツキや配線遅延バラツキ、クロストークノイズなど)の要素を極力排除するというものである。しかし、量子限界を目前とした現在、ゆらぎを排除して情報処理プロセッサを設計するアプローチは破綻を迎える一歩手前にあり、それを打破する新アーキテクチャの創出が急務である。一方、生物はゆらぎを排除せず、むしろ積極的に利用して情報処理を行うことがよく知られている。そこで本研究では、そのような仕組みを取り入れて情報処理システムを構築するための学術的基礎の構築を目的とした。本研究で得られた主要な成果は以下のとおりである。
(1) ゆらぎを利用した低電圧論理ゲート
自然界や生体にみられる「確率共鳴」とよばれるゆらぎ利用現象に着目し、その仕組みを取り入れた基本ディジタル素子「ゆらぎ利用論理ゲート」を提案した。このゲートの論理はしきい論理に基づいて構築されるが、しきい値がゆらぐと、一般的には正しい論理動作が期待できない。しかし、生物の仕組みに学んでしきい素子にダイナミクス(ヒステリシス)を持たせると、素子バラツキによりしきい論理が正しく動作しない場合でも、しきい値にゆらぎを与えることで安定して正しい論理動作ができることが明らかになった。これによって、素子バラツキが顕著になる程度まで電源電圧を下げても正しく動作する低電力論理ゲートが実現可能になる。その理論を構築し、数値シミュレーションおよび試作回路上でその動作を実証した。
(2) ゆらぎ利用論理ゲートを用いた非同期ディジタル情報処理システム
上記(1)で提唱・実証した「ゆらぎ利用論理ゲート」を組み合わせた大規模情報処理に向けた基本アーキテクチャを提唱し、その理論解析と実機による評価結果を示し、極低電力で動作する計算システムの設計手法を確立した。提唱したゆらぎ利用論理ゲートは、素子バラツキによりしきい論理が正しく動作しない場合でも、しきい値にゆらぎを与えることで安定して正しい論理動作ができるというものであるが、与えたゆらぎに起因する「論理出力値の確定時間」にゆらぎが発生するため、同期式のディジタルアーキテクチャには不向きである。そこで、論理出力値の確定時間に無頓着な「ゆらぎ利用論理ゲートのための非同期式ディジタル演算システムの設計理論」を提唱・構築した。提案した設計法によって、素子バラツキが顕著になる程度まで電源電圧を下げても動作する低電力・非同期ディジタル情報処理システムの構築が可能になる。数値シミュレーションおよび試作回路上でその基本動作を実証した。
(3) ゆらぎを利用したアクティブ伝送回路
神経軸索はゆらぎを有効利用して雑音環境下での神経パルスの伝搬を加速させている。神経軸索は神経膜により構成され、神経膜の内部ポテンシャル(膜電位)に応じてスパイク(パルス)を発生する。神経軸索は軸索外部から雑音を受けるが、神経膜が休止状態にあるとき(膜電位が低い場合)には雑音の感受性が低く、神経膜が活動状態にあるとき(膜電位が高い・上昇中の場合)には雑音の感受性が高くなることが知られている。よって、神経軸索上をスパイクが伝搬している状況において、ゆらぎや欠損によりスパイクの伝搬が阻害されるような状況であっても、スパイク伝搬による膜電位の増加が雑音の感受性を上げて、雑音がスパイク伝搬をアシストできるようになる。この仕組みを電子回路モデルに取り込んでアクティブ伝送回路を構築し、素子バラツキや欠損がある場合でも、雑音を利用して伝送回路上をパルスが伝搬できることを示した。具体的には、バラツキの大きな抵抗アレイと、神経軸索の回路モデルの一つであるFitzHugh-南雲回路の1次元アレイを結合してアクティブ伝送回路を構築し、この回路上のパルス伝搬特性を調べた。回路シミュレーションの結果、雑音強度がしきい値以上であればスパイク伝送率はほぼ一定となること、および抵抗アレイの抵抗の平均値とスパイク伝送率の間に確率共鳴カーブが見られることが明らかになった。