北海道大学 大学院情報科学研究院

学術論文

1. Amemiya Y., Ali E.J., Hagiwara N., Akai-Kasaya M., and Asai T., "Heuristic model for configurable polymer wire synaptic devices," Nonlinear Theory and Its Applications, vol. E13-N, no. 2, pp. 379-384 (2022).
2. Ali E.J., Amemiya Y., Akai-Kasaya M., and Asai T., "Smart hardware architecture with random weight elimination and weight balancing algorithms," Nonlinear Theory and Its Applications, vol. E13-N, no. 2, pp. 336-342 (2022).
3. Takahagi K., Matsushita H., Iida T., Ikebe M., Amemiya Y., and Sano E., "Low-power wake-up receiver with subthreshold CMOS circuits for wireless sensor networks," Analog Integrated Circuits and Signal Processing, vol. 75, no. 2, pp. 199-205 (2013).
4. Utagawa A., Asai T., and Amemiya Y., "Noise-induced phase synchronization among analog MOS oscillator circuits," Fluctuation and Noise Letters, vol. 11, no. 2, pp. 1250007/1-11 (2012).
5. Utagawa A., Asai T., and Amemiya Y., "Stochastic resonance in simple analog circuits with a single operational amplifier having a double-well potential," Nonlinear Theory and Its Applications, vol. 2, no. 4, pp. 409-416 (2011).
6. Utagawa A., Asai T., and Amemiya Y., "High-fidelity pulse density modulation in neuromorphic electric circuits utilizing natural heterogeneity," Nonlinear Theory and Its Applications, vol. 2, no. 2, pp. 218-225 (2011).
7. Fujita D., Asai T., and Amemiya Y., "A neuromorphic MOS circuit imitating jamming avoidance response of Eigenmannia," Nonlinear Theory and Its Applications, vol. 2, no. 2, pp. 205-217 (2011).
8. Kikombo A.K., Asai T., and Amemiya Y., "Neuro-morphic circuit architectures employing temporal noises and device fluctuations to improve signal-to-noise ratio in a single-electron pulse-density modulator," International Journal of Unconventional Computing, vol. 7, no. 1-2, pp. 53-64 (2011).
9. Ueno K., Asai T., and Amemiya Y., "Low-power temperature-to-frequency converter consisting of subthreshold CMOS circuits for integrated smart temperature sensors," Sensors and Actuators A: Physical, vol. 165, no. 1, pp. 132-137 (2011).
10. Akoh N., Asai T., Yanagida T., Kawai T., and Amemiya Y., "A behavioral model of unipolar resistive RAMs and its application to HSPICE integration," IEICE Electronics Express, vol. 7, no. 19, pp. 1467-1473 (2010).
11. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 1-uW, 600-ppm/°C current reference circuit consisting of subthreshold CMOS circuits," IEEE Transactions on Circuits and Systems II, vol. 57, no. 9, pp. 681-685 (2010).
12. Tsugita Y., Ueno K., Hirose T., Asai T., and Amemiya Y., "An on-chip PVT compensation technique with current monitoring circuit for low-voltage CMOS digital LSIs," IEICE Transactions on Electronics, vol. E93-C, no. 6, pp. 835-841 (2010).
13. Asai S., Ueno K., Asai T., and Amemiya Y., "High-resistance resistor consisting of a subthreshold CMOS differential pair," IEICE Transactions on Electronics, vol. E93-C, no. 6, pp. 741-746 (2010).
14. Hirai T., Asai T., and Amemiya Y., "CMOS phase-shift oscillator based on the conduction of heat," Journal of Circuits, Systems, and Computers, vol. 19, no. 4, pp. 763-772 (2010).
15. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "Floating millivolt reference for PTAT current generation in subthreshold MOS LSIs," 映像情報メディア学会誌, vol. 63, no. 12, pp. 1877-1880 (2009).
16. Ueno K., Hirose T., Asai T., and Amemiya Y., "Low-voltage process-compensated VCO with on-chip process monitoring and body-biasing circuit techniques," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E92-A, no. 12, pp. 3079-3081 (2009).
17. （解説記事）雨宮 好仁, "集積回路に宿る生命---電子デバイスで生命体をつくるには---," 電子情報通信学会誌, vol. 92, no. 12, pp. 1041-1045 (2009).
18. 次田 祐輔, 廣瀬 哲也, 上野 憲一, 浅井 哲也, 雨宮 好仁, "Process compensation techniques for low-voltage CMOS digital circuits," 映像情報メディア学会誌, vol. 63, no. 11, pp. 1667-1670 (2009).
19. Utagawa A., Sahashi T., Asai T., and Amemiya Y., "Stochastic resonance in an array of locally-coupled McCulloch-Pitts neurons with population heterogeneity," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E92-A, no. 10, pp. 2508-2513 (2009).
20. Kikombo A.K., Tabe M., and Amemiya Y., "Photon position sensor consisting of single-electron circuits," Nanotechnology, vol. 20, no. 40, pp. 405209/1-7 (2009).
21. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 300-nW, 15-ppm/°C, 20-ppm/V CMOS voltage reference circuit consisting of subthreshold MOSFETs," IEEE Journal of Solid-State Circuits, vol. 44, no. 7, pp. 2047-2054 (2009).
22. Kikombo A.K., Asai T., Oya T., Schmid A., Leblebici Y., and Amemiya Y., "A neuromorphic single-electron circuit for noise-shaping pulse-density modulation," International Journal of Nanotechnology and Molecular Computation, vol. 1, no. 2, pp. 80-92 (2009).
23. Hirose T., Hagiwara A., Asai T., and Amemiya Y., "A highly sensitive thermosensing CMOS circuit based on self-biasing circuit technique," IEEJ Transactions on Electrical and Electronic Engineering, vol. 4, no. 2, pp. 278-286 (2009).
24. Kikombo A.K., Schmid A., Asai T., Leblebici Y., and Amemiya Y., "A bio-inspired image processor for edge detection with single-electron circuits," Journal of Signal Processing, vol. 13, no. 2, pp. 133-144 (2009).
25. Ogawa T., Hirose T., Asai T., and Amemiya Y., "Threshold-logic devices consisting of subthreshold CMOS circuits," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E92-A, no. 2, pp. 436-442 (2009).
26. （研究紹介）雨宮 好仁, "磁束と電荷を結ぶ新しいデバイスの探索---電気回路のための第四の基本素子とは---," 応用物理, vol. 78, no. 12, pp. 1146-1149 (2009).
27. Kikombo A.K., Asai T., and Amemiya Y., "An elementary neuro-morphic circuit for visual motion detection with single-electron devices based on correlation neural networks," Journal of Computational and Theoretical Nanoscience, vol. 6, no. 1, pp. 89-95 (2009).
28. （解説記事）浅井 哲也, 宇田川 玲, 雨宮 好仁, "ゆらぎを積極的に利用する生体様ハードウェア--雑音を利用したオンチップマルチクロック源--," 日本神経回路学会誌, vol. 15, no. 1, pp. 18-26 (2008).
29. Asai T., Yamada K., and Amemiya Y., "Single-flux quantum logic circuits exploiting collision-based fusion gates," Physica C, vol. 468, no. 15-20, pp. 1983-1986 (2008).
30. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise-induced synchronization among sub-RF CMOS analog oscillators for skew-free clock distribution," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E91-A, no. 9, pp. 2475-2481 (2008).
31. Kikombo A.K., Hirose T., Asai T., and Amemiya Y., "Non-linear phenomena in electronic systems consisting of coupled single-electron oscillators," Chaos, Solitons and Fractals, vol. 37, no. 1, pp. 100-107 (2008).
32. Hirose T., Asai T., and Amemiya Y., "Temperature-compensated CMOS current reference circuit for ultralow-power subthreshold LSIs," IEICE Electronics Express, vol. 5, no. 6, pp. 204-210 (2008).
33. Tovar G.M., Asai T., Hirose T., and Amemiya Y., "Critical temperature sensor based on oscillatory neuron models," Journal of Signal Processing, vol. 12, no. 1, pp. 17-24 (2008).
34. Tovar G.M., Asai T., Fujita D., and Amemiya Y., "Analog MOS circuits implementing a temporal coding neural model," Journal of Signal Processing, vol. 12, no. 6, pp. 423-432 (2008).
35. Yamada K., Asai T., Hirose T., and Amemiya Y., "On digital LSI circuits exploiting collision-based fusion gates," International Journal of Unconventional Computing, vol. 4, no. 1, pp. 45-59 (2008).
36. Nakada K., Asai T., Hirose T., Hayashi H., and Amemiya Y., "A subthreshold CMOS circuit for a piecewise linear neuromorphic oscillator with current-mode low-pass filters," Neurocomputing, vol. 71, no. 1-3, pp. 3-12 (2007).
37. Utagawa A., Asai T., Hirose T., and Amemiya Y., "An inhibitory neural-network circuit exhibiting noise shaping with subthreshold MOS neuron circuits," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E90-A, no. 10, pp. 2108-2115 (2007).
38. Hirose T., Asai T., and Amemiya Y., "Pulsed neural networks consisting of single-flux-quantum spiking neurons," Physica C, vol. 463-465, no. 1, pp. 1072-1075 (2007).
39. Kikombo A.K., Oya T., Asai T., and Amemiya Y., "Discrete dynamical systems consisting of single-electron circuits," International Journal of Bifurcation and Chaos, vol. 17, no. 10, pp. 3613-3617 (2007).
40. Fukuda E.S., Tovar G.M., Asai T., Hirose T., and Amemiya Y., "Neuromorphic CMOS circuits implementing a novel neural segmentation model based on symmetric STDP learning," Journal of Signal Processing, vol. 11, no. 6, pp. 439-444 (2007).
41. Takahashi M., Asai T., Hirose T., and Amemiya Y., "A CMOS reaction-diffusion device using minority-carrier diffusion in semiconductors," International Journal of Bifurcation and Chaos, vol. 17, no. 5, pp. 1713-1719 (2007).
42. Oya T., Asai T., and Amemiya Y., "Stochastic resonance in an ensemble of single-electron neuromorphic devices and its application to competitive neural networks," Chaos, Solitons and Fractals, vol. 32, no. 2, pp. 855-861 (2007).
43. Ueno K., Hirose T., Asai T., and Amemiya Y., "CMOS smart sensor for monitoring the quality of perishables," IEEE Journal of Solid-State Circuits, vol. 42, no. 4, pp. 798-803 (2007).
44. Oya T., Asai T., and Amemiya Y., "A single-electron reaction-diffusion device for computation of a Voronoi diagram," International Journal of Unconventional Computing, vol. 3, no. 4, pp. 271-284 (2007).
45. Hirose T., Asai T., and Amemiya Y., "Power-supply circuits for ultralow-power subthreshold MOS-LSIs," IEICE Electronics Express, vol. 3, no. 22, pp. 464-468 (2006).
46. (invited paper) Amemiya Y., "Single-electron logic systems based on a graphical representation of digital functions," IEICE Transactions on Electronics, vol. E89-C, no. 11, pp. 1504-1511 (2006).
47. Hirose T., Asai T., and Amemiya Y., "Spiking neuron devices consisting of single-flux-quantum circuits," Physica C, vol. 445-448, no. N/A, pp. 1020-1023 (2006).
48. Tovar G.M., Hirose T., Asai T., and Amemiya Y., "Neuromorphic MOS circuits exhibiting precisely-timed synchronization with silicon spiking neurons and depressing synapses," Journal of Signal Processing, vol. 10, no. 6, pp. 391-397 (2006).
49. 萩原 淳史, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "弱反転MOSFETを用いた温度検出スイッチ回路," 電子情報通信学会論文誌C, vol. J89-C, no. 10, pp. 654-656 (2006).
50. Yamada K., Motoike I.N., Asai T., and Amemiya Y., "Design methodologies for compact logic circuits based on collision-based computing," IEICE Electronics Express, vol. 3, no. 13, pp. 292-298 (2006).
51. Ueno K., Hirose T., Asai T., and Amemiya Y., "A CMOS watchdog sensor for certifying the quality of various perishables with a wider activation energy," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E89-A, no. 4, pp. 902-907 (2006).
52. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "Neuronal synchrony detection on single-electron neural networks," Chaos, Solitons and Fractals, vol. 27, no. 4, pp. 887-894 (2006).
53. Asai T., Kamiya T., Hirose T., and Amemiya Y., "A subthreshold analog MOS circuit for Lotka-Volterra chaotic oscillator," International Journal of Bifurcation and Chaos, vol. 16, no. 1, pp. 207-212 (2006).
54. Hirose T., Matsuoka T., Taniguchi K., Asai T., and Amemiya Y., "Ultralow-power current reference circuit with low temperature dependence," IEICE Transactions on Electronics, vol. E88-C, no. 6, pp. 1142-1147 (2005).
55. Nakada K., Asai T., and Amemiya Y., "Analog CMOS implementation of a CNN-based locomotion controller with floating-gate devices," IEEE Transactions on Circuits and Systems I, vol. 52, no. 6, pp. 1095-1103 (2005).
56. 加賀谷 亮, 池辺 将之, 浅井 哲也, 雨宮 好仁, "負帰還リセットによるCMOSイメージセンサのバラツキ補償," 映像情報メディア学会誌, vol. 59, no. 3, pp. 415-421 (2005).
57. Asai T., Ikebe M., Hirose T., and Amemiya Y., "A quadrilateral-object composer for binary images with reaction-diffusion cellular automata," International Journal of Parallel, Emergent and Distributed Systems, vol. 20, no. 1, pp. 57-68 (2005).
58. Oya T., Schmid A., Asai T., Leblebici Y., and Amemiya Y., "On the fault tolerance of a clustered single-electron neural network for differential enhancement," IEICE Electronics Express, vol. 2, no. 3, pp. 76-80 (2005).
59. Oya T., Asai T., Fukui T., and Amemiya Y., "Reaction-diffusion systems consisting of single-electron oscillators," International Journal of Unconventional Computing, vol. 1, no. 2, pp. 177-194 (2005).
60. Asai T., Kanazawa Y., Hirose T., and Amemiya Y., "Analog reaction-diffusion chip imitating the Belousov-Zhabotinsky reaction with hardware Oregonator model," International Journal of Unconventional Computing, vol. 1, no. 2, pp. 123-147 (2005).
61. Nakada K., Asai T., and Amemiya Y., "Biologically-inspired locomotion controller for a quadruped walking robot: Analog IC implementation of a CPG-based controller," Journal of Robotics and Mechatronics, vol. 16, no. 4, pp. 397-403 (2004).
62. Matsubara H., Asai T., Hirose T., and Amemiya Y., "Reaction-diffusion chip implementing excitable lattices with multiple-valued cellular automata," IEICE Electronics Express, vol. 1, no. 9, pp. 248-252 (2004).
63. Kanazawa Y., Asai T., Hirose T., and Amemiya Y., "A MOS circuit for bursting neural oscillators with excitable Oregonators," IEICE Electronics Express, vol. 1, no. 4, pp. 73-76 (2004).
64. Kagaya R., Ikebe M., Asai T., and Amemiya Y., "On-chip fixed-pattern-noise canceling with non-destructive intermediate readout circuitry for CMOS active-pixel sensors," WSEAS Transactions on Circuits and Systems, vol. 3, no. 3, pp. 477-479 (2004).
65. Asai T., Adamatzky A., and Amemiya Y., "Towards reaction-diffusion computing devices based on minority-carrier transport in semiconductors," Chaos, Solitons and Fractals, vol. 20, no. 4, pp. 863-876 (2004).
66. 金澤 雄亮, 浅井 哲也, 雨宮 好仁, "非単調CDMAニューラルネットを用いた連想記憶イメージセンサの数値的考察," 映像情報メディア学会誌, vol. 58, no. 3, pp. 396-408 (2004).
67. Nakada K., Asai T., and Amemiya Y., "Design of an artificial central pattern generator with feedback controller," Intelligent Automation and Soft Computing, vol. 10, no. 2, pp. 185-192 (2004).
68. Kanazawa Y., Asai T., Ikebe M., and Amemiya Y., "A novel CMOS circuit for depressing synapse and its application to contrast-invariant pattern classification and synchrony detection," International Journal of Robotics and Automation, vol. 19, no. 4, pp. 206-212 (2004).
69. Oya T., Takahashi Y., Ikebe M., Asai T., and Amemiya Y., "A single-electron circuit as a discrete dynamical system," Superlattices and Microstructures, vol. 34, no. 3-6, pp. 253-258 (2003).
70. Nakada K., Asai T., and Amemiya Y., "An analog central pattern generator for interlimb coordination in quadruped locomotion," IEEE Transactions on Neural Networks, vol. 14, no. 5, pp. 1356-1365 (2003).
71. Asai T., Kanazawa Y., and Amemiya Y., "A subthreshold MOS neuron circuit based on the Volterra system," IEEE Transactions on Neural Networks, vol. 14, no. 5, pp. 1308-1312 (2003).
72. Kanazawa Y., Asai T., and Amemiya Y., "Basic circuit design of a neural processor: analog CMOS implementation of spiking neurons and dynamic synapses," Journal of Robotics and Mechatronics, vol. 15, no. 2, pp. 208-218 (2003).
73. （解説記事）雨宮 好仁, "生命ダイナミクスと次世代集積デバイス," 日本神経回路学会誌, vol. 10, no. 2, pp. 77-83 (2003).
74. Oya T., Asai T., and Amemiya Y., "Single electron logic device with simple structure," 重複_Electronics Letters, vol. 39, no. 13, pp. 965-967 (2003).
75. Oya T., Asai T., Fukui T., and Amemiya Y., "A majority-logic device using an irreversible single-electron box," IEEE Transactions on Nanotechnology, vol. 2, no. 1, pp. 15-22 (2003).
76. Asai T., Nishimiya Y., and Amemiya Y., "A CMOS reaction-diffusion circuit based on cellular-automaton processing emulating the Belousov-Zhabotinsky reaction," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E85-A, no. 9, pp. 2093-2096 (2002).
77. Oya T., Asai T., Fukui T., and Amemiya Y., "A majority-logic nanodevice using a balanced pair of single-electron boxes," Journal of Nanoscience and Nanotechnology, vol. 2, no. 3/4, pp. 333-342 (2002).
78. Inokuchi T., Yamada T., Asai T., and Amemiya Y., "Analog computation using quantum-flux parametron devices," Physica C, vol. 357-360, no. 2, pp. 1618-1621 (2001).
79. Yamada T., Kinoshita Y., Kasai S., Hasegawa H., and Amemiya Y., "Quantum-dot logic circuits based on the shared binary decision diagram," Japanese Journal of Applied Physics, vol. 40, no. 7, pp. 4485-4488 (2001).
80. Asai T., Sunayama T., Amemiya Y., and Ikebe M., "A MOS vision chip based on the cellular-automaton processing," Japanese Journal of Applied Physics, vol. 40, no. 4B, pp. 2585-2592 (2001).
81. Yamada T., Akazawa M., Asai T., and Amemiya Y., "Boltzmann-machine neural network devices using single-electron tunnelling," Nanotechnology, vol. 12, no. 1, pp. 60-67 (2001).
82. Tokuda E., Asahi N., Yamada T., and Amemiya Y., "Analog computation using single-electron circuits," Analog Integrated Circuits and Signal Processing, vol. 24, no. 1, pp. 41-49 (2000).
83. Akazawa M., Tokuda E., Asahi N., and Amemiya Y., "Quantum Hopfield network using single-electron circuits --- A novel Hopfield network free from the local-minimun difficulty," Analog Integrated Circuits and Signal Processing, vol. 24, no. 1, pp. 51-57 (2000).
84. Yamada T. and Amemiya Y., "Multiple-valued logic devices using single-electron circuits," Superlattices and Microstructures, vol. 27, no. 5/6, pp. 607-611 (2000).
85. Sunayama T., Ikebe M., Asai T., and Amemiya Y., "Cellular νMOS circuits performing edge detection with difference-of-Gaussian Filters," Japanese Journal of Applied Physics, vol. 39, no. 4B, pp. 2278-2286 (2000).
86. Wu N.-J., Lee H., Amemiya Y., and Yasunaga H., "Analog computation using coupled-quantum-dot spin glass," IEICE Transactions on Electronics, vol. E82-C, no. 9, pp. 1623-1629 (1999).
87. Yamada T. and Amemiya Y., "A multiple-valued Hopfield network device using single-electron circuits," IEICE Transactions on Electronics, vol. E82-C, no. 9, pp. 1615-1622 (1999).
88. Akazawa M., Kanaami K., Yamada T., and Amemiya Y., "Multiple-valued inverter using a single-electron-tunneling circuit," IEICE Transactions on Electronics, vol. E82-C, no. 9, pp. 1607-1614 (1999).
89. Morie T., Uchimura K., and Amemiya Y., "Analog LSI implementation of self-learning neural networks," Computers and Electrical Engineering, vol. 25, no. 5, pp. 339-355 (1999).
90. Tabe M., Terao Y., Nuryadi R., Ishikawa Y., Asahi N., and Amemiya Y., "Simulation of visible light induced effects in a tunnel junction array for photonic device applications," Japanese Journal of Applied Physics, vol. 38, no. 1B, pp. 593-596 (1999).
91. Wu N.-J., Lee H., Amemiya Y., and Yasunaga H., "Method for determining weight coefficients for quantum Boltzmann machines,"," Japanese Journal of Applied Physics, vol. 38, no. 1B, pp. 439-442 (1999).
92. （解説記事）雨宮 好仁, "量子コンピューティング---回路アーキテクチャとデバイスの基礎---," FEDジャーナル, vol. 10, no. 2, pp. 18-29 (1999).
93. （解説記事）雨宮 好仁, 岩田 穆, 廣瀬 全孝, "単電子回路による知能集積デバイスの可能性," 電子情報通信学会誌, vol. 81, no. 9, pp. 898-902 (1998).
94. Wu N.-J., Shibata N., and Amemiya Y., "Boltzmann machine neuron device using quantum-coupled single electrons," Applied Physics Letters, vol. 72, no. 24, pp. 3214-3216 (1998).
95. Wu N.-J., Shibata N., and Amemiya Y., "Quantum cellular automaton device using the image charge effect," Japanese Journal of Applied Physics, vol. 37, no. 5A, pp. 2433-2438 (1998).
96. Iwamura H., Akazawa M., and Amemiya Y., "Single-electron majority logic circuits," IEICE Transactions on Electronics, vol. E81-C, no. 1, pp. 42-48 (1998).
97. Tabe M., Terao Y., Asahi N., and Amemiya Y., "Photoradiation effects in a single-electron tunnel junction array," IEICE Transactions on Electronics, vol. E81-C, no. 1, pp. 36-41 (1998).
98. Asahi N., Akazawa M., and Amemiya Y., "Single-electron logic systems based on the binary decision diagram," IEICE Transactions on Electronics, vol. E81-C, no. 1, pp. 49-56 (1998).
99. Ikebe M., Akazawa M., and Amemiya Y., "A Functional nMOS circuit for implementing cellular-automaton picture-processing devices," Computers and Electrical Engineering, vol. 23, no. 6, pp. 439-451 (1997).
100. Akazawa M., Shibata N., and Amemiya Y., "Annealing method for operating quantum-cellular-automaton systems," Journal of Applied Physics, vol. 82, no. 10, pp. 5176-5184 (1997).
101. 柴田 直人, 朝日 昇, 雨宮 好仁, "ニューラルネットワークによる関数解析," 電気学会論文誌C, vol. 117-C, no. 8, pp. 1134-1139 (1997).
102. Akazawa M. and Amemiya Y., "Eliciting the potential functions of single-electron circuits," IEICE Transactions on Electronics, vol. E80-C, no. 7, pp. 849-858 (1997).
103. Asahi N., Akazawa M., and Amemiya Y., "Single-electron logic device based on the binary decision diagram," IEEE Transactions on Electron Devices, vol. 44, no. 7, pp. 1109-1116 (1997).
104. Tabe M., Asahi N., Amemiya Y., and Terao Y., "Simulation of relaxation processes for non-equilibrium electron distribution in two-dimensional tunnel junction arrays," Japanese Journal of Applied Physics, vol. 36, no. 6B, pp. 4176-4180 (1997).
105. Wu N.-J., Asahi N., and Amemiya Y., "Cellular-automaton circuits using single-electron-tunneling junctions," Japanese Journal of Applied Physics, vol. 36, no. 5A, pp. 2621-2627 (1997).
106. 池辺 将之, 亀石 浩司, 雨宮 好仁, "図形の細線化・縮退処理を行うνMOSセルオートマトン回路," 電気学会論文誌C, vol. 117, no. 5, pp. 548-553 (1997).
107. （解説記事）田部 道晴, 小田 俊理, 平本 俊郎, 中里 和郎, 雨宮 好仁, "単電子デバイス・回路の研究状況と今後の展望," 応用物理, vol. 66, no. 2, pp. 99-108 (1997).
108. Akazawa M. and Amemiya Y., "Boltzmann machine neuron circuit using single-electron tunneling," Applied Physics Letters, vol. 70, no. 5, pp. 670-672 (1997).
109. Amemiya Y., "Analog computation using quantum structures - a promising computation architecture for quantum processors -," IEICE Transactions on Electronics, vol. E79-C, no. 11, pp. 1481-1486 (1996).
110. Akazawa M. and Amemiya Y., "Directional single-electron-tunneling junction," Japanese Journal of Applied Physics, vol. 35, no. 6A, pp. 3569-3575 (1996).
111. Asahi N., Akazawa M., and Amemiya Y., "Binary-decision-diagram device," IEEE Transactions on Electron Devices, vol. 42, no. 11, pp. 1999-2003 (1995).
112. Wu N.-J., Hashizume T., Hasegawa H., and Amemiya Y., "Schottky contacts on n-InP with high barrier heights and reduced Fermi-level pinning by a novel in situ electrochemical process," Japanese Journal of Applied Physics, vol. 34, no. 2B, pp. 1162-1167 (1995).
113. Morie T. and Amemiya Y., "An all-analog expandable neural network LSI with on-chip backpropagation learning," IEEE Journal of Solid-State Circuits, vol. 29, no. 9, pp. 1086-1093 (1994).
114. Amemiya Y., "Information processing using intelligent materials - information-processing architectures for material processors," Journal of Intelligent Materials Systems and Structures, vol. 5, no. 3, pp. 418-423 (1994).
115. Aisawa S., Noguchi K., Koga M., Matsumoto T., Amemiya Y., and Sugita A., "Neural-processing-type optical WDM demultiplexer," IEEE Journal of Lightwave Technology, vol. 11, no. 12, pp. 2130-2139 (1993).
116. Fujita O. and Amemiya Y., "A floating-gate analog memory device for neural networks," IEEE Transactions on Electron Devices, vol. 40, no. 11, pp. 2029-2035 (1993).
117. Morie T. and Amemiya Y., "Deterministic Boltzmann machine learning improved for analog LSI Implementation," IEICE Transactions on Electronics, vol. E76-C, no. 7, pp. 1167-1173 (1993).

書籍／チャプター

1. Kikombo A.K., Asai T., and Amemiya Y., "Exploiting temporal noises and device fluctuations in enhancing fidelity of pulse-density modulator consisting of single-electron neural circuits," Neural Information Processing, Leung C.-S., Lee M., and Chan J.H., Eds., Lecture Notes in Computer Science, vol. 5864, pp. 384-391, Springer Berlin / Heidelberg (2009).
2. Tovar G.M., Asai T., and Amemiya Y., "Noise-tolerant analog circuits for sensory segmentation based on symmetric STDP learning," Advances in Neuro-Information Processing, Koppen M., Kasabov N., and Coghill G, Eds., Lecture Notes in Computer Science, vol. 5507, pp. 851-858, Springer, Berlin / Heidelberg (2009).
3. Tovar G.M., Fukuda E.S., Asai T., Hirose T., and Amemiya Y., "Analog CMOS circuits implementing neural segmentation model based on symmetric STDP learning," Neural Information Processing, Ishikawa M., Doya K., Miyamoto H., and Yamakawa T., Eds., Lecture Notes in Computer Science, vol. 4985, pp. 117-126, Springer, Berlin / Heidelberg (2008).
4. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise shaping pulse-density modulation in inhibitory neural networks with subthreshold neuron circuits," Brain-Inspired IT III, Natsume K., Hanazawa A., and Miki T., Eds, International Congress Series, vol. 1301, pp. 71-74, Elsevier, Netherlands (2007).
5. Yamada K., Asai T., Motoike I.N., and Amemiya Y., "On digital VLSI circuits exploiting collision-based fusion gates," From Utopian to Genuine Unconventional Computers, Teuscher C. and Adamatzky A., Eds., pp. 1-16, Luniver Press, U.K. (2006).
6. 浅井 哲也, 雨宮 好仁, "高次視覚情報処理アナログ・ディジタル混在チップ," ニューロインフォマティクス--視覚系を中心に--, 甘利 俊一 監修, 臼井 支郎 編, Chapter 6.2, オーム社, 東京 (2006).（分担執筆）
7. Hirose T., Ueno K., Asai T., and Amemiya Y., "Single-flux-quantum circuits for spiking neuron devices," Brain-Inspired IT II, Ishii K., Natsume K., and Hanazawa A., Eds., International Congress Series, vol. 1291, pp. 221-224, Elsevier, Netherlands (2006).
8. Oya T., Asai T., Kagaya R., Kasai S., and Amemiya Y., "Stochastic resonance among single-electron neurons on Schottky wrap-gate devices," Brain-Inspired IT II, Ishii K., Natsume K., and Hanazawa A., Eds., International Congress Series, vol. 1291, pp. 213-216, Elsevier, Netherlands (2006).
9. Morie T. and Amemiya Y., "Single-electron functional devices and circuits," Handbook of Theoretical and Computational Nanotechnology, Rieth M. and Schommers W., Eds, vol. 10, chapter 4, pp. 239-318, American Scientific Publishers, Stevenson Ranch, CA (2006).
10. Oya T., Asai T., and Amemiya Y., "A single-electron reaction-diffusion device for computation of a Voronoi diagram," Unconventional Computing 2005: From Cellular Automata to Wetware, Teuscher C. and Adamatzky A., Eds., pp. 13-26, Luniver Press, U.K. (2005).
11. 雨宮 好仁, "半導体デバイスの概要," 第２版応用物理ハンドブック, 応用物理学会 編, Chapter 9.1, p. 576, 丸善, 東京 (2002).（分担執筆）
12. Ikebe M. and Amemiya Y., "νMOS cellular-automaton circuit for picture processing," Brainware: Bio-Inspired Architecture and its Hardware Implementation, Miki T., Ed., Chapter 6, pp. 123-162, World Scientific, Singapole (2000).
13. Amemiya Y., "Circuit systems using quantum-effect devices," Mesoscopic Physics and Electronics, Ando T., Arakawa Y., Furuya K., Komiyama S., and Nakashima H., Eds., Chapter 5.1, pp. 220-226, Springer (1997).
14. 岩田 穆, 雨宮 好仁, ニューラルネットワークLSI, 電子情報通信学会 編, 電子情報通信学会, 東京 (1995).
15. 古川 静二郎, 雨宮 好仁, シリコン系ヘテロデバイス, 丸善, 東京 (1991).
16. 谷川 紘, 雨宮 好仁, LSI設計製作技術, 電気書院, 東京 (1987).

特許

1. Hirose T., Asai T., Amemiya Y., and Ueno K., "Reference voltage generation circuit," 国際公開番号 WO 2009/014042, 国際公開日 2009年1月29日.
2. 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, 上野 憲一, "基準電圧発生回路," 特願2007-191106 (2007年7月23日).
3. 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, 綱渕 輝幸, "遠赤外線センサ," 特願2005-75524 (2005年3月16日), 特開2006-258562 (2006年9月28日).
4. 浅井 哲也, 雨宮 好仁, 綱淵 輝幸, "模様作成システム," 特願2004-178550 (2004年6月16日), 特開2006-2272 (2006年1月5日).

招待講演／セミナー

1. Ali E.J., Amemiya Y., Hagiwara N., Akai-Kasaya M., and Asai T., "A comparison between simulations and experiments of neuromorphic devices using electropolymerization of conductive polymer nanowires," Joint Symposium of JSPS-DST Bilateral Research on Charge- and Spin-Blockade in Ultrathin-Layers of Single Molecule Magnets, online, Japan (Feb. 24, 2021).
2. 雨宮 好仁, "集積回路に宿る生命---生体分子のリズムとかたちを模倣する---," SICE システム・情報部門イノベイティブコンピューティングに関する調査研究会第二回講演会「分子計算とゆらぎ」, Kobe, Japan (Nov. 7, 2007).
3. Asai T. and Amemiya Y., "Silicon implementation of reaction-diffusion cellular automata for computational geometry," Satellite Session on Quantum Nano Electronics for Meme-Media-Based Information Technologies; the 7th Hokkaido University - Seoul National University Joint Symposium, Sapporo, Japan (Jul. 8-9, 2004).
4. 雨宮 好仁, "生命ダイナミクスと次世代集積回路," 日本光学会（応用物理学会）情報フォトニクス研究グループ 第２回情報フォトニクス研究会「情報フォトニクスの新展開」, Sapporo, Japan (Sep. 26-27, 2003).
5. Asai T. and Amemiya Y., "Biomorphic analog circuits based on reaction-diffusion systems," Proceedings of the 33rd International Symposium on Multiple-Valued Logic, pp. 197-204, Meiji University, Tokyo, Japan (May 16-19, 2003).
6. Asai T. and Amemiya Y., "Reaction-diffusion systems on excitable semiconductor medium," Collected Abstracts of 2003 RCIQE International Seminar on Quantum Nanoelectronics for Meme-Media-Based Information Technologies, pp. 64-71, Hokkaido University, Sapporo, Japan (Feb. 12-14, 2003).
7. Asai T. and Amemiya Y., "Natural computation with analog reaction-diffusion circuits," Proceedings of the 2002 International Symposium on New Paradigm VLSI Computing, pp. 117-120, Tohoku University, Sendai, Japan (Dec. 12-14, 2002).
8. Asai T., Hayasi H., and Amemiya Y., "Analog integrate-and-fire neurochips: neural competition in frequency and time domains," World Automation Congress 2002, IFMIP-037, Sheraton World Resort Orlando, Florida, U.S.A. (Jun. 9-13, 2002).

国際会議

1. Hagiwara N., Amemiya Y., Ali E.J., Asai T., and Akai-Kasaya M., "Feasibility of neuromorphic wetware using configurable polymer networks," The 10th RIEC International Symposium on Brain Functions and Brain Computer, Online, (Feb. 18-19, 2022).
2. Amemiya Y., Ali E.J., Hagiwara N., Akai-Kasaya M., and Asai T., "A heuristic model for configurable polymer-wire synaptic devices," The 2021 Nonlinear Science Workshop, Online (Dec. 6-8, 2021).
3. Ali E.J., Amemiya Y., Akai-Kasaya M., and Asai T., "Smart hardware architecture with random weight elimination and weight balancing algorithms," The 2021 Nonlinear Science Workshop, Online (Dec. 6-8, 2021).
4. Amemiya Y., Ali E.J., Akai-Kasaya M., and Asai T., "A cellular automata model for unstructured, flexible, and configurable molecular synapses toward edge-AI computing," 2020 International Symposium on Nonlinear Theory and Its Applications, Online, Japan (Nov. 16-19, 2020).
5. Tovar G.M., Asai T., and Amemiya Y., "Array-enhanced stochastic resonance in a network of noisy neuromorhic circuits," Proceedings of the 17th International Conference on Neural Information Processing, pp. 188-196, Sydney, Australia (Nov. 22-25, 2010).
6. Akoh N., Asai T., Yanagida T., Kawai T., and Amemiya Y., "A ReRAM-based analog synaptic device having spike-timing-dependent plasticity," Nanoelectronics Days 2010, p. 19, Aachen, Germany (Oct. 4-7, 2010).
7. Shimada H., Ueno K., Asai T., and Amemiya Y., "On-chip power supply for subthreshold-operated CMOS LSIs," Proceedings of the 9th International Conference on System Science and Simulation in Engineering, pp. 198-200, Iwate, Japan (Oct. 4-6, 2010).
8. Ueno K., Shimada H., Asai T., and Amemiya Y., "Low-voltage power supply regulator for subthreshold-operated CMOS digital LSIs," 2010 International Conference on Solid State Devices and Materials, Tokyo, Japan (Sep. 22-24, 2010).
9. Akoh N., Asai T., Amemiya Y., Yanagida T., and Kawai T., "A behavioral model of unipolar resistive RAMs and its application to HSPICE integration," The 17th International Workshop on Oxide Electronics, #167, Hyogo, Japan (Sep. 19-22, 2010).
10. Utagawa A., Asai T., and Amemiya Y., "Stochastic resonance in a simple electric circuit having a double-well potential ---Circuit experiments with a single operational amplifier---," Proceedings of 2010 International Symposium on Nonlinear Theory and its Applications, pp. 55-59, Krakow, Poland (Sep. 5-8, 2010).
11. Iida T., Asai T., Amemiya Y., and Sano E., "An offset compensation method using subthreshold CMOS operational amplifiers for fully differential amplifiers," Integrated Circuits and Devices in Vietnam 2010, Ho Chi Minh, Vietnam (Aug. 16, 2010).
12. Utagawa A., Asai T., and Amemiya Y., "Stochastic resonance in neuromorphic semiconductor devices having a double-well potential," Proceedings of the 14th International Conference on Cognitive and Neural Systems, p. 86, Boston, U.S.A. (May 19-22, 2010).
13. Tovar G.M., Asai T., and Amemiya Y., "Coupling-enhanced stochastic resonance in noisy neuromorphic devices," Proceedings of the 14th International Conference on Cognitive and Neural Systems, p. 87, Boston, U.S.A. (May 19-22, 2010).
14. Akoh N., Asai T., and Amemiya Y., "Towards memristor-CMOS-hybrid semiconductor devices for neural networks," Proceedings of the 14th International Conference on Cognitive and Neural Systems, p. 85, Boston, U.S.A. (May 19-22, 2010).
15. Ueno K., Asai T., and Amemiya Y., "Ultra-low power LSIs consisting of subthreshold CMOS circuits --Micropower circuit components for power-aware LSI applications--," Proceedings of the 3rd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 259-260, Sapporo, Japan (Jan. 18-20, 2010).
16. Kikombo A.K., Asai T., and Amemiya Y., "Single-electron pulse-density modulation circuits employing device fabrication mismatches and temporal noises to achieve high signal to noise ratio," Proceedings of the 3rd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, p. xvii, Sapporo, Japan (Jan. 18-20, 2010).
17. Kikombo A.K., Asai T., and Amemiya Y., "Morphic circuit architectures for beyond CMOS LSIs using failure-prone nano-electronic devices," Proceedings of the 3rd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 254-256, Sapporo, Japan (Jan. 18-20, 2010).
18. Utagawa A., Asai T., and Amemiya Y., "Neural network circuit exhibiting high-fidelity pulse-density modulation based on a model of vestibulo-ocular reflex," Proceedings of the 3rd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 232-233, Sapporo, Japan (Jan. 18-20, 2010).
19. Iida T., Asai T., Sano E., and Amemiya Y., "Offset cancellation with subthreshold-operated feedback circuit for fully differential amplifiers," Proceedings of the 16th IEEE International Conference on Electronics, Circuits, and Systems, pp. 140-143, Hammamet, Tunisia (Dec. 13-16, 2009).
20. Kikombo A.K., Asai T., and Amemiya Y., "Bio-inspired single-electron circuit architectures exploiting thermal noises and device fluctuations to enhance signal transmission fidelity," Proceedings of the 2009 International Symposium on Intelligent Signal Processing and Communication Systems, pp. 429-432, Kanazawa, Japan (Dec. 7-9, 2009).
21. Utagawa A., Asai T., and Amemiya Y., "Noise-driven image processing based on array-enhanced stochastic resonance with population heterogeneity," Proceedings of the 2009 International Symposium on Intelligent Signal Processing and Communication Systems, pp. 437-440, Kanazawa, Japan (Dec. 7-9, 2009).
22. Kikombo A.K., Asai T., and Amemiya Y., "Exploiting temporal noises and device fluctuations in enhancing fidelity of pulse-density modulator consisting of single-electron neural circuits," Proceedings of the 16th International Conference on Neural Information Processing, pp. 384-391, Bangkok, Thailand (Dec. 1-5, 2009).
23. Ueno K., Asai T., and Amemiya Y., "A 0.02-to-2-MHz tunable clock reference circuit for intermittent pulse generators," Proceedings of the 2009 IEEJ International Analog VLSI Workshop, pp. 5-10, Chiangmai, Thailand (Nov. 18-20, 2009).
24. Utagawa A., Asai T., and Amemiya Y., "A noise-driven neuromorphic pulse-density modulator: experimental results with discrete MOS devices," Proceedings of the 2009 International Symposium on Nonlinear Theory and its Applications, pp. 206-209, Sapporo, Japan (Oct. 18-21, 2009).
25. Kikombo A.K., Asai T., and Amemiya Y., "Pulse-density modulation with an ensemble of single-electron circuits employing neuronal heterogeneity to achieve high temporal resolution," Proceedings of the 4th International Conference on Nano-Networks, pp. 51-56, Luzern, Switzerland (Oct. 18-20, 2009).
26. Ueno K., Asai T., and Amemiya Y., "A 30-MHz 90-ppm/°C fully-integrated clock reference generator with frequency-locked loop," Proceedings of the 35th European Solid-State Circuits Conference, pp. 392-395, Athens, Greece (Sep. 14-18, 2009).
27. Kikombo A.K., Asai T., and Amemiya Y., "Noise-driven architectures toward beyond CMOS LSIs with failure-prone nano-electronic devices," Proceedings of the 14th International Commercialization of Micro and Nano Systems Conference, p. 18, Copenhagen, Denmark (Aug. 30-Sep. 4, 2009).
28. Ueno K., Asai T., and Amemiya Y., "A PTAT voltage source consisting of subthreshold MOSFETs for temperature sensor LSIs," Proceedings of the 24th International Technical Conference on Circuits/Systems, Computers and Communications, pp. 225-226, Jeju Island, Korea (Jul. 5-8, 2009).
29. Iida T., Asai T., Sano E., and Amemiya Y., "Level-shift circuit using subthreshold-operated CMOS operational amplifiers," Proceedings of the 24th International Technical Conference on Circuits/Systems, Computers and Communications, pp. 209-212, Jeju Island, Korea (Jul. 5-8, 2009).
30. Asai S., Ueno K., Asai T., and Amemiya Y., "High-resistance resistors consisting of subthreshold-operated CMOS circuits ---LSI implementation of 1-1000 mega ohm resistors----," Proceedings of the 24th International Technical Conference on Circuits/Systems, Computers and Communications, pp. 221-224, Jeju Island, Korea (Jul. 5-8, 2009).
31. Ueno K., Asai T., and Amemiya Y., "Temperature-to-frequency converter consisting of subthreshold MOSFET circuits for smart temperature-sensor LSIs," Proceedings of the 15th International Conference on Solid-State Sensors, Actuators and Microsystems, pp. 2433-2436, Denver, U.S.A. (Jun. 21-25, 2009).
32. Utagawa A., Asai T., and Amemiya Y., "Noise-induced phase synchronization among analogue oscillator circuits: Experimental results with discrete MOS devices," Proceedings of the 17th International Workshop on Nonlinear Dynamics of Electronic Systems, pp. 110-113, Rapperswil, Switzerland (Jun. 21-24, 2009).
33. Kikombo A.K., Asai T., Oya T., Schmid A., Leblebici Y., and Amemiya Y., "A pulse-density modulation circuit exhibiting noise shaping with single-electron neurons," Proceedings of the 2009 International Joint Conference on Neural Networks, pp. 1600-1605, Atlanta, U.S.A. (Jun. 14-19, 2009).
34. Utagawa A., Asai T., and Amemiya Y., "High-fidelity neuromorphic pulse-sendity modulator based on a model of vestibulo-ocular reflex," Proceedings of the 13th International Conference on Cognitive and Neural Systems, p. 140, Boston, U.S.A. (May 27-30, 2009).
35. Ueno K., Asai T., and Amemiya Y., "Low-power clock reference circuit for intermittent operation of subthreshold LSIs," Proceedings of the 2009 International Symposium on Circuits and Systems, pp. 5-8, Taipei, Taiwan (May 24-27, 2009).
36. Tsugita Y., Ueno K., Hirose T., Asai T., and Amemiya Y., "On-chip PVT compensation techniques for low-voltage CMOS digital LSIs," Proceedings of the 2009 International Symposium on Circuits and Systems, pp. 1565-1568, Taipei, Taiwan (May 24-27, 2009).
37. Utagawa A., Asai T., and Amemiya Y., "High-fidelity pulse-density modulation with noisy neuromorphic circuits based on a model of vestibulo-ocular reflex," Proceedings of the 2009 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 293-296, Honolulu, U.S.A. (Mar. 1-3, 2009).
38. Sahashi T., Utagawa A., Asai T., and Amemiya Y., "Theoretical analysis of collective stochastic resonance with population heterogeneity," Proceedings of the 2009 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 605-608, Honolulu, U.S.A. (Mar. 1-3, 2009).
39. Fujita D., Asai T., and Amemiya Y., "A CMOS frequency comparator based on jamming avoidance response of Eigenmannia," Proceedings of the 2009 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 653-656, Honolulu, U.S.A. (Mar. 1-3, 2009).
40. Yamada K., Asai T., and Amemiya Y., "Towards compact low-power digital circuits exploiting collision-based fusion gates," Proceedings of the 2009 International Symposium on Multimedia and Communication Technology, pp. 245-249, Bangkok, Thailand (Jan. 22-23, 2009).
41. Ueno K., Asai T., and Amemiya Y., "An ultra-low power clock reference generator for subthreshold LSIs," Proceedings of the 2009 International Symposium on Multimedia and Communication Technology, pp. 230-234, Bangkok, Thailand (Jan. 22-23, 2009).
42. Ueno K., Hirose T., Asai T., and Amemiya Y., "An ultra-low power CMOS voltage reference circuit based on subthreshold MOSFETs for on-chip process compensation in analog circuits," Proceedings of the 2nd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 249-250, Sapporo, Japan (Jan. 20-21, 2009).
43. Kikombo A.K., Asai T., and Amemiya Y., "Fault-tolerant architectures for single-electronic circuits based on neural networks," Proceedings of the 2nd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 275-276, Sapporo, Japan (Jan. 20-21, 2009).
44. Yamada K., Asai T., and Amemiya Y., "Logical system for single-flux quantum circuits with asynchronous collision-based fusion gates," Proceedings of the 2nd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 287-289, Sapporo, Japan (Jan. 20-21, 2009).
45. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 300 nW, 7 ppm/°C CMOS voltage reference circuit based on subthreshold MOSFETs," Proceedings of the 14th Asia and South Pacific Design Automation Conference, pp. 95-96, Yokohama, Japan (Jan. 19-22, 2009).
46. Kikombo A.K., Schmid A., Asai T., Leblebici Y., and Amemiya Y., "Fault-tolerant architectures for nanoelectronic circuits employing simple feed-forward neural networks without learning," Proceedings of the 15th International Conference on Neural Information Processing of the Asia-Pacific Neural Network Assembly, p. 328, Auckland, New Zealand (Nov. 25-28, 2008).
47. Tovar G.M., Asai T., and Amemiya Y., "Noise-tolerant analog circuits for sensory segmentation based on symmetric STDP learning," Proceedings of the 15th International Conference on Neural Information Processing of the Asia-Pacific Neural Network Assembly, pp. 199-200, Auckland, New Zealand (Nov. 25-28, 2008).
48. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 46-ppm/°C temperature and process compensated current reference with on-chip threshold voltage monitoring circuit," Proceedings of the IEEE Asian Solid-State Circuits Conference 2008, pp. 161-164, Fukuoka, Japan (Nov. 3-5, 2008).
49. Yamada K., Asai T., and Amemiya Y., "Single-flux-quantum dual-rail logic circuits with asynchronous collision-based fusion gates," The 21st International Symposium on Superconductivity, FDP-26, Tsukuba, Japan (Oct. 27-29, 2008).
50. Asai T., Utagawa A., and Amemiya Y., "On-chip CMOS clock generators exhibiting noise-induced synchronous oscillation," Proceedings of the 9th Japan-Korea Joint Workshop on Advanced Semiconductor Processes and Equipments, pp. 150-159, Hakodate, Japan (Oct. 9-11, 2008).
51. Ueno K., Asai T., and Amemiya Y., "Current reference circuit for subthreshold CMOS LSIs," Extended Abstract of the 2008 International Conference on Solid State Devices and Materials, pp. 1000-1001, Ibaraki, Japan (Sep. 23-26, 2008).
52. Yamada K., Asai T., and Amemiya Y., "Single-flux quantum circuits for digital cellular automata and analog reaction-diffusion computing," Proceedings of the 3rd International Workshop on Natural Computing, p. 85, Yokohama, Japan (Sep. 23, 2008).
53. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 0.3-µW, 7 ppm/°C CMOS voltage reference circuit for on-chip process monitoring in analog circuits," Proceedings of the 34th European Solid-State Circuits Conference, pp. 398-401, Edinburgh, U.K. (Sep. 15-19, 2008).
54. Utagawa A., Asai T., Sahashi T., and Amemiya Y., "Stochastic resonance in retinomorphic neural networks with nonidentical photoreceptors and noisy McCulloch-Pitts neurons," Proceedings of the 2008 International Symposium on Nonlinear Theory and its Applications, pp. 124-127, Budapest, Republic of Hungary (Sep. 7-10, 2008).
55. Kawabata K., Asai T., and Amemiya Y., "Circuit implementation of historic analog cellular automata based on Wolfram's Rule 90 and 150," Proceedings of the 16th International Workshop on Nonlinear Dynamics of Electronic Systems, pp. 30-31, Nizhny Novgorod, Russia (Jul. 20-26, 2008).
56. Hirai T., Asai T., and Amemiya Y., "CMOS phase-shift oscillator using the conduction of heat," Proceedings of the 2008 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices, pp. 249-252, Sapporo, Japan (Jul. 9-11, 2008).
57. Kikombo A.K., Asai T., and Amemiya Y., "An insect vision-based single-electron circuit performing motion detection," Proceedings of the 2008 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices, pp. 159-164, Sapporo, Japan (Jul. 9-11, 2008).
58. Ogawa T., Hirose T., Asai T., and Amemiya Y., "Low voltage operation of master-slave flip-flops for ultra-low power subthreshold LSIs," The International Conference on Electrical Engineering 2008, O-166, Okinawa, Japan (Jul. 6-10, 2008).
59. Yamada K., Asai T., and Amemiya Y., "Combinational logic computing for single-flux quantum circuits with asynchronous collision-based fusion gates," The 23rd International Technical Conference on Circuits/Systems, Computers and Communications, Shimonoseki, Japan (Jul. 6-9, 2008).
60. Kikombo A.K., Asai T., and Amemiya Y., "A neuromorphic circuit for motion detection with single-electron devices based on correlation neural networks," The 2008 IEEE Silicon Nanoelectronics Workshop, #P1-31, Honolulu, U.S.A. (Jun. 15-16, 2008).
61. Kikombo A.K., Schmid A., Asai T., Leblebici Y., and Amemiya Y., "Implementation of early vision model for edge extraction with single-slsecton devices," Proceedings of the 12th International Conference on Cognitive and Neural Systems, p. 125, Boston, U.S.A. (May 14-17, 2008).
62. Kikombo A.K., Asai T., and Amemiya Y., "Morphic approaches toward establishing emerging image processing architectures for Beyond CMOS nano-electronic devices," The 4th International Nanotechnology Conference on Communications and Cooperation, Japan Session Poster #1, Tokyo, Japan (Apr. 14-17, 2008).
63. Kikombo A.K., Schmid A., Asai T., Leblebici Y., and Amemiya Y., "Toward a single-electron image processor for edge detection based on the inner retina model," Proceedings of the 2008 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 267-270, Gold Coast, Australia (Mar. 6-8, 2008).
64. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise-induced phase synchronization between nonidentical analog CMOS osscillators," Proceedings of the 2008 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 160-163, Gold Coast, Australia (Mar. 6-8, 2008).
65. Tovar G.M., Fujita D., Asai T., Hirose T., and Amemiya Y., "Neuromorphic MOS circuits implementing a temporal coding neural model," Proceedings of the 2008 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 371-374, Gold Coast, Australia (Mar. 6-8, 2008).
66. Kikombo A.K., Asai T., Hirose T., and Amemiya Y., "Neuromorphic nano-electronic circuits performing edge enhancement with single-electron devices," Proceedings of the 2008 International Symposium on Global COE Program of Center for Next-Generation Information Technology based on Knowledge Discovery and Knowledge Federation, pp. 137-138, Sapporo, Japan (Jan. 22-23, 2008).
67. Kikombo A.K., Schmid A., Leblebici Y., Asai T., and Amemiya Y., "A bio-inspired image processor for edge detection with single-electron circuits," 2007 International Semiconductor Device Research Symposium, #TA3-04, Maryland, U.S.A. (Dec. 12-14, 2007).
68. Tovar G.M., Fukuda E.S., Asai T., Hirose T., and Amemiya Y., "Analog CMOS circuits implementing neural segmentation model based on symmetric STDP learning," Proceedings of the 14th International Conference on Neural Information Processing, pp. 306-315, Kitakyushu, Japan (Nov. 13-16, 2007).
69. Ogawa T., Hirose T., Asai T., and Amemiya Y., "Threshold-logic systems consisting of subthreshold CMOS circuits," Proceedings of the 2007 IEEJ International Analog VLSI Workshop, pp. 78-83, Limerick, Ireland (Nov. 7-9, 2007).
70. Asai T. and Amemiya Y., "Single-flux quantum logic circuits exploiting collision-based fusion gates," Proceedings of the 20th International Symposium on Superconductivity, p. 327, Tsukuba, Japan (Nov. 5-7, 2007).
71. Ueno K., Hirose T., Asai T., and Amemiya Y., "CMOS voltage reference based on the threshold voltage of a MOSFET," Extended abstract of the 2007 International Conference on Solid State Devices and Materials, pp. 486-487, Ibaraki, Japan (Sep. 18-21, 2007).
72. Kikombo A.K., Tabe M., and Amemiya Y., "Photon position detector consisting of single-electron devices," Extended Abstract of the 2007 International Conference on Solid State Devices and Materials, pp. 1114-1115, Ibaraki, Japan (Sep. 18-21, 2007).
73. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise-induced synchronization among sub-RF CMOS neural oscillators for skew-free clock distribution," Proceedings of the 2007 International Symposium on Nonlinear Theory and its Applications, pp. 329-332, Vancouver, Canada (Sep. 16-19, 2007).
74. Tovar G.M., Fukuda E.S., Asai T., Hirose T., and Amemiya Y., "Neuromorphic CMOS circuits implementing a novel neural segmentation model based on symmetric STDP learning," Proceedings of the 2007 International Joint Conference on Neural Networks, pp. 897-901, Florida, U.S.A. (Aug. 12-17, 2007).
75. Joye N., Schmid A., Leblebici Y., Asai T., and Amemiya Y., "Fault-tolerant logic gates using neuromorphic CMOS circuits," The 3rd Conference on Ph.D. Research in Microelectronics and Electronics, DIGITAL IC-5, Bordeaux, France (Jul. 2-5, 2007).
76. Kikombo A.K., Hirose T., Asai T., and Amemiya Y., "Multi-valued logic circuits consisting of single-electron devices," Proceedings of the 2007 Silicon Nanoelectronics Workshop, pp. 81-82, Kyoto, Japan (Jun. 10-11, 2007).
77. Ueno K., Hirose T., Asai T., and Amemiya Y., "Floating millivolt reference for PTAT current generation in subthreshold MOS LSIs," Proceedings of the 2007 IEEE International Symposium on Circuits and Systems, pp. 3748-3751, New Orleans, U.S.A. (May 27-30, 2007).
78. Asai T., Oya T., and Amemiya Y., "Single-electron circuits performing noise-tolerant pulse-density modulation based on neuromorphic architecture," Abstract of the Nanotech Northern Europe 2007, p. 79, Helsinki, Finland (Mar. 27-29, 2007).
79. Ueno K., Hirose T., Asai T., and Amemiya Y., "Ultralow-power smart temperature sensor consisting of subthreshold MOS circuits," Collected Papers of the 4th International Symposium on Ubiquitous Knowledge Network Environment, p. 73, Sapporo, Japan (Mar. 5-7, 2007).
80. Kikombo A.K., Hirose T., Asai T., and Amemiya Y., "Non-linear dynamics of coupled single-electron oscillator systems," Collected Papers of the 4th International Symposium on Ubiquitous Knowledge Network Environment, p. 72, Sapporo, Japan (Mar. 5-7, 2007).
81. Yamada K., Asai T., Hirose T., and Amemiya Y., "Scale reduction of logic circuits for low-power digital LSIs with collision-based fusion gate ," Collected Papers of the 4th International Symposium on Ubiquitous Knowledge Network Environment, p. 71, Sapporo, Japan (Mar. 5-7, 2007).
82. Asai T. and Amemiya Y., "Reaction-diffusion computers," Collected Papers of the 4th International Symposium on Ubiquitous Knowledge Network Environment, pp. 75-89, Sapporo, Japan (Mar. 5-7, 2007).
83. Utagawa A., Asai T., Hirose T., and Amemiya Y., "An inhibitory neural network circuit exhibiting noise shaping with subthreshold MOS neuron circuits," Proceedings of the 2007 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 165-168, Shanghai, China (Mar. 3-6, 2007).
84. Tovar G.M., Asai T., Hirose T., and Amemiya Y., "Critical temperature sensor based on spiking neuron models: experimental results with discrete MOS circuits," Proceedings of the 2007 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 599-602, Shanghai, China (Mar. 3-6, 2007).
85. Fukuda E.S., Asai T., Hirose T., and Amemiya Y., "A novel segmentation model for neuromorphic CMOS circuits," Proceedings of the 2007 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 489-492, Shanghai, China (Mar. 3-6, 2007).
86. Hirose T., Asai T., and Amemiya Y., "Power supply circuits for ultralow-power subthreshold CMOS smart sensor LSIs," Proceedings of the 2006 International Symposium on Intelligent Signal Processing and Communication Systems, pp. 558-561, Tottori, Japan (Dec. 12-15, 2006).
87. Ueno K., Hirose T., Asai T., and Amemiya Y., "Ultralow-power smart temperature sensor with subthreshold CMOS circuits," Proceedings of the 2006 International Symposium on Intelligent Signal Processing and Communication Systems, pp. 546-549, Tottori, Japan (Dec. 12-15, 2006).
88. Hagiwara A., Hirose T., Asai T., and Amemiya Y., "Critical temperature switch : a highly sensitive thermosensing device consisting of subthreshold MOSFET circuits," Proceedings of the 2006 International Symposium on Intelligent Signal Processing and Communication Systems, pp. 111-114, Tottori, Japan (Dec. 12-15, 2006).
89. Hirose T., Asai T., and Amemiya Y., "Pulsed neural networks consisting of single-flux-quantum spiking neurons," Program and Abstracts of the 19th International Symposium on Superconductivity, p. 329, Nagoya, Japan (Oct. 30-Nov. 1, 2006).
90. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise shaping pulse-density modulation in inhibitory neural networks with noise-sensitive subthreshold neuron circuits," Abstracts of the 3rd International Conference of Brain-inspired Information Technology, p. 42, Kitakyushu, Japan (Sep. 27-29, 2006).
91. Tovar G.M., Hirose T., Asai T., and Amemiya Y., "Critical temperature sensor based on spiking neuron models," Proceedings of the 2006 International Symposium on Nonlinear Theory and its Applications (WIP session), pp. 84-88, Bologna, Italy (Sep. 11-14, 2006).
92. Yamada K., Asai T., Motoike I.N., and Amemiya Y., "On digital VLSI circuits exploiting collision-based fusion gates," Proceedings of the 5th International Conference on Unconventional Computation, UC 2006, pp. 1-16, York, U.K. (Sep. 4-8, 2006).
93. Ueno K., Hirose T., Asai T., and Amemiya Y., "A watchdog sensor for assuring the quality of various perishables with subthreshold CMOS circuits," Proceedings of the 2006 Symposia on VLSI Technology and Circuits, pp. 194-195, Honolulu, U.S.A. (Jun. 13-17, 2006).
94. Kikombo A.K., Hirose T., Asai T., and Amemiya Y., "Non-linear dynamical systems consisting of single-electron oscillators," Proceedings of the 14th International Workshop on Nonlinear Dynamics of Electronic Systems, pp. 81-84, Dijon, France (Jun. 6-9, 2006).
95. Utagawa A., Asai T., Hirose T., and Amemiya Y., "A neuromorphic LSI performing noise-shaping pulse-density modulation with ultralow-power subthreshold neuron circuits," Proceedings of the 10th International Conference on Cognitive and Neural Systems, p. 53, Boston, U.S.A. (May 17-20, 2006).
96. Tovar G.M., Hirose T., Asai T., and Amemiya Y., "Precisely-timed synchronization among spiking neural circuits on analog VLSIs," Proceedings of the 2006 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 62-65, Honolulu, U.S.A. (Mar. 3-5, 2006).
97. Asai T. and Amemiya Y., "Collision-based reaction-diffusion computing for VLSI systems," Proceedings of the 3rd International Symposium on Ubiquitous Knowledge Network Environment, pp. 107-114, Sapporo, Japan (Feb. 28-Mar. 1, 2006).
98. Oya T., Asai T., and Amemiya Y., "Single-electron reaction-diffusion systems and their application to analog computation," Proceedings of the 3rd International Symposium on Ubiquitous Knowledge Network Environment, p. 45, Sapporo, Japan (Feb. 28-Mar. 1, 2006).
99. Kikombo A.K., Asai T., and Amemiya Y., "Single-electron discrete dynamical systems," Proceedings of the 3rd International Symposium on Ubiquitous Knowledge Network Environment, p. 47, Sapporo, Japan (Feb. 28-Mar. 1, 2006).
100. Oya T., Asai T., and Amemiya Y., "Single-electron devices for reaction-diffusion computing," 2006 RCIQE International Seminar for 21st Century COE Program: "Quantum Nanoelectronics for Meme-Media-Based Information Technologies (IV), Sapporo, Japan (Feb. 9-10, 2006).
101. Hirose T., Matsuoka T., Taniguchi K., Asai T., and Amemiya Y., "Ultralow-power temperature-insensitive current reference circuit," Technical Program and Abstracts of the 4th IEEE Conference on Sensors, p. 186, California, U.S.A. (Oct. 31-Nov. 3, 2005).
102. Ueno K., Hirose T., Asai T., and Amemiya Y., "A CMOS watch-dog sensor for guaranteeing the quality of perishables," Technical Program and Abstracts of the 4th IEEE Conference on Sensors, p. 186, California, U.S.A. (Oct. 31-Nov. 3, 2005).
103. Hirose T., Asai T., and Amemiya Y., "Spiking neuron devices consisting of single-flux-quantum circuits," Program and Abstracts of the 18th International Symposium on Superconductivity, p. 327, Tsukuba, Japan (Oct. 24-26, 2005).
104. Kagaya R., Oya T., Asai T., and Amemiya Y., "Stochastic resonance in an ensemble of single-electron neuromorphic devices and its application to competitive neural networks," Proceedings of the 2005 International Symposium on Nonlinear Theory and its Applications, pp. 329-332, Bruges, Belgium (Oct. 18-21, 2005).
105. Hirose T., Ueno K., Asai T., and Amemiya Y., "Single-flux-quantum circuits for spiking neuron devices," Proceedings of the 2nd International Conference of Brain-inspired Information Technology, p. 67, Kita-kyushu, Japan (Oct. 7-9, 2005).
106. Oya T., Asai T., Kagaya R., Kasai S., and Amemiya Y., "Stochastic resonance among single-electron neurons on Schottky wrap-gate devices," Proceedings of the 2nd International Conference of Brain-inspired Information Technology, p. 78, Kita-kyushu, Japan (Oct. 7-9, 2005).
107. Kikombo A.K., Oya T., Asai T., and Amemiya Y., "Discrete dynamical systems consisting of single-electron circuits," Proceedings of the 13th International IEEE Workshop on Nonlinear Dynamics of Electronic Systems, S13, Potsdam, Germany (Sep. 18-22, 2005).
108. Oya T., Asai T., and Amemiya Y., "A single-electron reaction-diffusion device for computation of a Voronoi diagram," Proceedings of the VIIIth European Conference on Artificial Life, pp. 23-34, Kent, U.K. (Sep. 5-9, 2005).
109. Nakada K., Asai T., Hirose T., and Amemiya Y., "Analog current-mode implementation of central pattern generator for robot locomotion," Proceedings of the International Joint Conference on Neural Networks 2005, pp. 639-644, Montreal, Canada (Jul. 31-Aug. 4, 2005).
110. Oya T., Asai T., Kagaya R., and Amemiya Y., "Noise performance of single-electron depressing synapses for neuronal synchrony detection," Proceedings of the International Joint Conference on Neural Networks 2005, pp. 2849-2854, Montreal, Canada (Jul. 31-Aug. 4, 2005).
111. Oya T., Asai T., and Amemiya Y., "A single-electron device for computational geometry -- constructing the Voronoi diagram by means of single-electron circuits," Proceedings of the 2005 Silicon Nanoelectronics Workshop, pp. 128-129, Kyoto, Japan (Jun. 12-13, 2005).
112. Oya T., Schmid A., Asai T., Leblebici Y., and Amemiya Y., "Single-electron circuit for inhibitory spiking neural network with fault-tolerant architecture," Proceedings of the IEEE International Symposium on Circuits and Systems, pp. 2535-2538, Kobe, Japan (May 23-26, 2005).
113. Nakada K., Asai T., Hirose T., and Amemiya Y., "Analog CMOS implementation of a neuromorphic oscillator with current-mode low-pass filters," Proceedings of the IEEE International Symposium on Circuits and Systems, pp. 1923-1926, Kobe, Japan (May 23-26, 2005).
114. Kagaya R., Oya T., Asai T., and Amemiya Y., "Stochastic resonance in an emsemble of single-electron neuromorphic devices," Proceedings of the 9th International Conference on Cognitive and Neural Systems, II-#28, Boston, U.S.A. (May 18-21, 2005).
115. Oya T., Asai T., Kagaya R., and Amemiya Y., "Single-electron synaptic depression," Proceedings of the 9th International Conference on Cognitive and Neural Systems, II-#27, Boston, U.S.A. (May 18-21, 2005).
116. Nakada K., Asai T., and Amemiya Y., "Towards development of sensor agents: applications of analog CPG chip," The 2nd International Symposium on Ubiquitous Knowledge Network Environment, Sapporo, Japan (Mar. 16-18, 2005).
117. Asai T., Motoike I.N., and Amemiya Y., "An analog-digital hybrid reaction-diffusion chip for stripe and spot image restoration," The 2nd International Symposium on Ubiquitous Knowledge Network Environment, Sapporo, Japan (Mar. 16-18, 2005).
118. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "Depressing properties of a hardware synapse on a single-layer nanodot array," Proceedings of the 2005 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 159-162, Hawaii, U.S.A. (Mar. 4-6, 2005).
119. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "Application of the competitive neural-network architecture to single-electron circuit systems," Proceedings of the 2005 RCIQE International Seminar for 21st Century COE Program: Quantum Nanoelectronics for Meme-Media-Based Information Technologies (III), pp. 148-149, Sapporo, Japan (Feb. 8-10, 2005).
120. Nakada K., Asai T., and Amemiya Y., "Analog current-mode implementation of neuromorphic oscillator for robot locomotion," Proceedings of the 2005 RCIQE International Seminar for 21st Century COE Program: Quantum Nanoelectronics for Meme-Media-Based Information Technologies (III), pp. 150-151, Sapporo, Japan (Feb. 8-10, 2005).
121. Nakada K., Asai T., and Amemiya Y., "Analog CMOS implementation of a bursting oscillator with depressing synapse," Proceedings of the International Conference on Intelligent Sensors, Sensor Networks and Information Processing, pp. 503-506, Melbourne, Australia (Dec. 14-17, 2004).
122. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "Neuromorphic single-electron circuit and its application to temporal-domain neural competition," Proceedings of the 2004 International Symposium on Nonlinear Theory and its Application, pp. 235-239, Fukuoka, Japan (Nov. 29-Dec. 3, 2004).
123. Takahashi M., Oya T., Hirose T., Asai T., and Amemiya Y., "A CMOS reaction-diffusion device using minority-carrier diffusion in seminonductors," Proceedings of the 2004 International Symposium on Nonlinear Theory and its Application, pp. 601-605, Fukuoka, Japan (Nov. 29-Dec. 3, 2004).
124. Nakada K., Asai T., Hirose T., and Amemiya Y., "Digital VLSI implementation of ultra-discrete Burgers cellular automata for simulating traffic flow," Proceedings of the IEEE International Symposium on Communications and Information Technologies 2004, pp. 394-397, Sapporo, Japan (Oct. 26-29, 2004).
125. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "A competitive neural network with neuromorphic single-electron circuits," Proceedings of the 5th International Conference on Biological Physics, B09-342, Gothenburg, Sweden (Aug. 23-27, 2004).
126. Ikebe M., Asai T., Hirose T., and Amemiya Y., "A quadrilateral-object composer for binary images with reaction-diffusion cellular automata," Proceedings of the 2004 IEEE Asia-Pacific Conference on Advanced System Integrated Circuits, pp. 406-409, Fukuoka, Japan (Aug. 4-6, 2004).
127. Asai T., Kanazawa Y., Hirose T., and Amemiya Y., "A MOS circuit for depressing synapse and its application to contrast-invariant pattern classification and synchrony detection," Proceedings of the 2004 International Joint Conference on Neural Networks , W107, Budapest, Hungary (Jul. 25-29, 2004).
128. Oya T., Asai T., and Amemiya Y., "Discrete dynamical behavior of a coupled SET oscillator," Satellite Session on Quantum Nano Electronics for Meme-Media-Based Information Technologies; the 7th Hokkaido University - Seoul National University Joint Symposium, Sapporo, Japan (Jul. 8-9, 2004).
129. Oya T., Asai T., and Amemiya Y., "A single-electron device for an analog computation," Proceedings of the 2004 Silicon Nanoelectronics Workshop, pp. 123-124, Honolulu, U.S.A. (Jun. 13-14, 2004).
130. Nakada K., Asai T., and Amemiya Y., "An analog CMOS circuit implementing a CNN-based locomotion controller for quadruped walking robots," Proceedings of the 2004 IEEE International Symposium on Circuits and Systems , vol. 3, pp. 1-4, Vancouver, Canada (May 23-26, 2004).
131. Asai T., Kanazawa Y., Ikebe M., and Amemiya Y., "A MOS circuit for the Lotka-Volterra chaotic oscillator," Proceedings of the 12th International IEEE Workshop on Nonlinear Dynamics of Electronic Systems, pp. 71-74, Evora, Portugal (May 9-13, 2004).
132. Kagaya R., Ikebe M., Asai T., and Amemiya Y., "On-chip fixed-pattern-noise canceling with non-destructive intermediate readout circuitry for CMOS active-pixel sensors," 4th WSEAS International Conference on Instrumentation, Measurement, Control, Circuits and Systems, Miami, U.S.A. (Apr. 21-23, 2004).
133. Asai T., Kanazawa Y., Ikebe M., and Amemiya Y., "A Neuromorphic CMOS Family and its Application," International Symposium on Bio-Inspired Systems, P8-5, Kitakyushu, Japan (Mar. 7-9, 2004).
134. Oya T., Asai T., and Amemiya Y., "Single-electron device for nonlinear analog computation ," 2004 RCIQE International Seminar for 21st Century COE Program: Quantum Nanoelectronics for Meme-Media-Based Information Technologies (II), Sapporo, Japan (Feb. 9-11, 2004).
135. Nakada K., Asai T., and Amemiya Y., "An experimental chip for bio-inspired locomotion controller based on the Wilson-Cowan neural oscillator ," 2004 RCIQE International Seminar for 21st Century COE Program: Quantum Nanoelectronics for Meme-Media-Based Information Technologies (II), Sapporo, Japan (Feb. 9-11, 2004).
136. Nakada K., Asai T., and Amemiya Y., "A novel analog cellular neural network for biologically-inspired walking robot," The 46th IEEE Midwest Symposium on Circuits and Systems , 576N, Cairo, Egypt (Dec. 27-30, 2003).
137. Oya T., Kanazawa Y., Takahasi Y., Asai T., and Amemiya Y., "Single-electron device imitating reaction-diffusion systems," 6th International Conference on New Phenomena in Mesoscopic Systems and 4th International Conference on Surfaces and Interfaces in Mesoscopic Devices, P2.27, Hawaii, U.S.A. (Nov. 30-Dec. 5, 2003).
138. Takahasi Y., Oya T., Asai T., and Amemiya Y., "Single-electron circuit as a discrete dynamical system," 6th International Conference on New Phenomena in Mesoscopic Systems and 4th International Conference on Surfaces and Interfaces in Mesoscopic Devices, P2.29, Hawaii, U.S.A. (Nov. 30-Dec. 5, 2003).
139. Nakada K., Asai T., and Amemiya Y., "An analog CMOS circuit for locomotion control in quadruped walking robot," The 1st International Workshop on Ubiquitous Knowledge Network Environment, Sapporo, Japan (Nov. 25-27, 2003).
140. Asai T. and Amemiya Y., "Nature-inspired analog computing on silicon," The 1st International Workshop on Ubiquitous Knowledge Network Environment, Sapporo, Japan (Nov. 25-27, 2003).
141. Kanazawa Y., Asai T., and Amemiya Y., "A hardware depressing synapse and its application to contrast-invariant pattern recognition," The Society of Instrument and Control Engineers (SICE) Annual Conference 2003, TAI-11-2, Fukui, Japan (Aug. 4-6, 2003).
142. Nakada K., Asai T., and Amemiya Y., "An analog neural oscillator circuit for locomotion control in quadruped walking robot," Proceedings of the 2003 International Joint Conference on Neural Networks , vol. 2, pp. 983-988, Oregon, U.S.A. (Jul. 20-24, 2003).
143. Oya T., Ueno T., Asai T., and Amemiya Y., "Reaction-diffusion systems using single-electron oscillators," Abstract of the 2003 Silicon Nanoelectronics Workshop, pp. 82-83, Kyoto, Japan (Jun. 8-9, 2003).
144. Takahasi Y., Oya T., Asai T., and Amemiya Y., "A single-electron oscillator with a multiple tunneling junction," Abstract of the 2003 Silicon Nanoelectronics Workshop, pp. 98-99, Kyoto, Japan (Jun. 8-9, 2003).
145. Kanazawa Y., Asai T., and Amemiya Y., "An analog CMOS circuit emulating the Belousov-Zhabotinsky reaction," Proceedings of the 11th International IEEE Workshop on Nonlinear Dynamics of Electronic Systems, pp. 117-120, Scuol, Switzerland (May 18-21, 2003).
146. Nakada K., Asai T., and Amemiya Y., "An analog CMOS circuit implementing CPG controller for quadruped walking robot," Proceedings of the 2nd International Symposium on Adaptive Motion of Animals and Machines , WeP-II-2, Kyoto, Japan (Mar. 4-8, 2003).
147. Daikoku T., Asai T., and Amemiya Y., "An analog CMOS circuit implementing Turing's reaction-diffusion model," Proceedings of the 2002 International Symposium on Nonlinear Theory and its Applications, pp. 809-812, Xi'an, People's Republic of China (Oct. 7-11, 2002).
148. Kanazawa Y., Yamada T., Asai T., and Amemiya Y., "Wireless synaptic / neuro devices based on interactions of local electric-fields and CDMA communication technology," 2002 IEEE International Conference on Systems, Man and Cybernetics, WA1P3, Hammamet, Tunisia (Oct. 6-9, 2002).
149. Yamada T., Honma Y., Asai T., and Amemiya Y., "Reaction-diffusion chip implementing analog cellular-automaton model," Extended Abstracts of the 2002 International Conference on Solid State Devices and Materials, pp. 368-369, Nagoya, Japan (Sep. 17-20, 2002).
150. Oya T., Asai T., Fukui T., and Amemiya Y., "A majority-logic device using a single-electron box," Proceedings of the 2002 Silicon Nanoelectronics Workshop, pp. 79-80, Honolulu, U.S.A. (Jun. 9-10, 2002).
151. Yamada T., Asai T., and Amemiya Y., "An excitable membrane device using minority carrier transport in semiconductors," Proceedings of the 6th International Conference on Cognitive and Neural Systems, II-#37, Boston, U.S.A. (May 29-Jun. 1, 2002).
152. Asai T. and Amemiya Y., "Frequency- and temporal-domain neural competition in analog integrate-and-fire neurochips," Proceedings of the 2002 International Joint Conference on Neural Networks, pp. 1337-1341, Honolulu, U.S.A. (May 12-17, 2002).
153. Asai T., Nishimiya Y., and Amemiya Y., "A novel reaction-diffusion system based on minority-carrier transport in solid-state CMOS devices," Proceedings of the International Semiconductor Device Research Symposium, pp. 141-144, Washington DC, U.S.A. (Dec. 5-7, 2001).
154. Nishimiya Y., Sunayama T., Asai T., and Amemiya Y., "Reaction-diffusion chip based on cellular-automaton processing," Proceedings of the International Symposium on Nonlinear Theory and its Applications, vol. 2, pp. 593-596, Miyagi, Japan (Oct. 28-Nov. 1, 2001).
155. Nishimiya Y., Asai T., and Amemiya Y., "Reaction-diffusion devices using minority-carrier transport in semiconductors," Extended Abstract of the 2001 International Conference on Solid State Devices and Materials, pp. 404-405, Tokyo, Japan (Sep. 25-28, 2001).
156. Asai T., Kato H., and Amemiya Y., "Analog CMOS implementation of diffusive Lotka-Volterra neural networks," INNS-IEEE International Joint Conference on Neural Networks, P-90, Washington DC, U.S.A. (Jul. 15-19, 2001).
157. Kato H., Asai T., and Amemiya Y., "Reaction-diffusion neuro chips: analog CMOS implementation of locally coupled Wilson-Cowan oscillators," Proceedings of the 5th International Conference on Cognitive and Neural Systems, II-#41, Boston, U.S.A. (May 30-Jun. 2, 2001).
158. Kasai S., Amemiya Y., and Hasegawa H., "GaAs Schottky wrap-gate binary-decision-diagram devices for realization of novel single-electron logic architecture," Technical Digest of the International Electron Device Meeting, pp. 585-588, San Francisco, U.S.A. (Dec. 11-13, 2000).
159. Koutani M., Asai T., and Amemiya Y., "Analog-digital CMOS circuits for motion detection with direction-selective neural networks," Proceedings of the 7th International Conference on Neural Information Processing, vol. 1, pp. 624-629, Taejon, Korea (Nov. 14-18, 2000).
160. Akazawa M., Fujiwara T., and Amemiya Y., "A three-dimensional cellular neural network circuit system using a νMOS circuit," Proceedings of the 2000 IEEE International Symposium on Intelligent Signal Processing and Communication Systems, vol. 2 (D8-3-4), pp. 1061-1066, Honolulu, U.S.A. (Nov. 5-8, 2000).
161. Inokuchi T., Yamada T., and Amemiya Y., "Analog Computation Using Quantum-Flux Parametron Devices," Abstracts of the 13th International Symposium on Superconductivity, p. 233, Tokyo, Japan (Oct. 14-16, 2000).
162. Kinoshita Y., Yamada T., Kasai S., Amemiya Y., and Hasegawa H., "Quantum-dot logic systems based on the shared binary-decision diagram," Collected Abstracts of the 2000 International Symposium on Formation Physics and Device Applications of Quantum Dot Structures, p. 124, Sapporo, Japan (Sep. 10-14, 2000).
163. Sunayama T., Asai T., Amemiya Y., and Ikebe M., "A νMOS vision chip based on the cellular-automaton processing," Extended Abstracts of the 2000 International Conference on Solid State Devices and Materials, pp. 364-365, Sendai, Japan (Aug. 30-31, 2000).
164. Asai T., Koutani M., and Amemiya Y., "An analog-digital hybrid CMOS circuit for two-dimensional motion detection with correlation neural networks," Proccedings of the IEEE-INNS-ENNS International Joint Conference on Neural Networks, vol. 3, pp. 494-499, Como, Italy (Jul. 24-27, 2000).
165. Asai T. and Amemiya Y., "An analog-digital hybrid LSI for Hough transformation," Proceedings of the 4th International Conference on Cognitive and Neural Systems, I-#32, Boston, U.S.A. (May 24-27, 2000).
166. Asai T., Amemiya Y., and Koshiba M., "A photonic-crystal logic circuit based on the binary decision diagram," International Workshop on Photonic and Electromagnetic Crystal Structures, T4-14, Sendai, Japan (Mar. 8-10, 2000).
167. Yamada T. and Amemiya Y., "Multiple-valued logic devices using single-electron circuits," The International Workshop on Surfaces and Interfaces of Mesoscopic Devices, session 9 (no. 5), Kaanapali, U.S.A. (Dec. 6-10, 1999).
168. Sunayama T., Ikebe M., and Amemiya Y., "A νMOS cellular-automaton device for differential-of-Gaussian Filtering," Extended Abstracts of the 1999 International Conference on Solid State Devices and Materials, pp. 110-111, Tokyo, Japan (Sep. 20-24, 1999).
169. Wong Z.-S., Ikebe M., and Amemiya Y., "A νMOS cellular-automaton device for picture processing," Proceedings of the 8th International Symposium on Integrated circuits, Devices and Systems, pp. 331-334, Grand Hyatt, Singapore (Sep. 8-11, 1999).
170. Yamada T., Ikebe M., and Amemiya Y., "A current-mode νMOS circuit for cellular automaton devices," Proceedings of the International Symposium on Future of Intellectual Integrated Electronics, pp. 383-388, Sendai, Japan (Mar. 14-17, 1999).
171. Ikebe M. and Amemiya Y., "A νMOS cellular-automaton circuit for picture processing," Proceedings of the International Symposium on Future of Intellectual Integrated Electronics, pp. 377-382, Sendai, Japan (Mar. 14-17, 1999).
172. Asahi N., Yamada T., Akazawa M., and Amemiya Y., "Single-flux-quantum logic devices based on the binary decision diagram," Proceedings of the 11th International Symposium on Superconductivity, pp. 1721-1724, Fukuoka, Japan (Nov. 16-19, 1998).
173. Ikebe M., Akazawa M., and Amemiya Y., "Neu-MOS cellular automaton devices for intelligent image sensors," Proceedings of the 5th International Conference on Soft Computing and Information / Intelligent Systems, vol. 1, pp. 447-453, Iizuka, Japan (Oct. 16-20, 1998).
174. Asahi N., Akazawa M., and Amemiya Y., "Construction of single-electron logic systems based on the binary decision diagram," International Symposium of Formation, Physics and Device Application of Quantum Dot Structures, Sapporo, Japan (May 31-Jun. 4, 1998).
175. Tabe M., Terao Y., Asahi N., and Amemiya Y., "Simulation of visible light induced effects in a tunnel junction array for photonic device applications," International Symposium of Formation, Physics and Device Application of Quantum Dot Structures, Sapporo, Japan (May 31-Jun. 4, 1998).
176. Ikebe M., Akazawa M., and Amemiya Y., "Neu-MOS cellular automaton circuits for intelligent image sensors," Proceedings of the Second International Conference on Knowledge-Based Intelligent Electronic Systems, pp. 447-453, Adelaide, Australia (Apr. 21-23, 1998).
177. Asahi N., Akazawa M., and Amemiya Y., "Single-electron logic circuits based on the binary decision diagram," The 3rd International Workshop on Quantum Functional Devices, NIST, Gaithersberg, Maryland (Nov. 5-7, 1997).
178. Wu N.-J., Shibata N., and Amemiya Y., "Quantum-Boltzmann-machine neuron device," Extended Abstracts of the 1997 International Conference on Solid State Devices and Materials, pp. 496-497, Hamamatsu, Japan (Sep. 16-19, 1997).
179. Akazawa M., Yamada T., and Amemiya Y., "Computer-aided design of single-electron Boltzmann machine neuron circuit," Proceedings of the international conference on Simulation of Semiconductor Processes and Devices, pp. 201-204, Cambridge, U.S.A. (Sep. 8-10, 1997).
180. Tabe M., Asahi N., Amemiya Y., and Terao Y., "Simulations of relaxation process of non-equilibrium electron distribution in two-dimensional tunnel junction array," International Symposium of Formation, Physics and Device Application of Quantum Dot Structures, Sapporo, Japan (Jan. 1-2, 1996).
181. Wu N.-J., Asahi N., and Amemiya Y., "Single-electron-tunneling cellular automaton circuits," International Symposium of Formation, Physics and Device Application of Quantum Dot Structures, Sapporo, Japan (Jan. 1-2, 1996).

受賞

1. 雨宮 佳希, "再構成可能な分子シナプス素子の簡易モデル," 第34回回路とシステムワークショップ - 奨励賞, 2022年3月11日.
2. 雨宮 好仁, "量子集積デバイスに適した回路アーキテクチャの開拓に対する貢献," 電子情報通信学会エレクトロニクスソサイエティ - 平成22年度フェロー, Sep. 2010.
3. 上野 憲一, 浅井 哲也, 雨宮 好仁, 廣瀬 哲也, "極低消費電力LSIのためのCMOS参照電流源回路," 電気学会 - 優秀論文発表A賞（IEEJ Excellent Presentation Award）, Sep. 2010.
4. Ueno K., Asai T., and Amemiya Y., "A 0.02-to-2-MHz tunable clock reference circuit for intermittent pulse generators," 2009 IEEJ International Analog VLSI Workshop - Best Paper Award, Nov. 2009.
5. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "CMOS アナログ集積回路のしきい値電圧バラツキ補正のための参照電圧源回路," 第10回LSI IPデザイン・アワード - 研究助成賞, 2008年4月.
6. Utagawa A., Asai T., Hirose T., and Amemiya Y., "An inhibitory neural network circuit exhibiting noise shaping with subthreshold MOS neuron circuits," The Research Institute of Signal Processing - NSCP'07 Outstanding Student Paper Award, Mar. 2007.
7. Yamada K., Asai T., Motoike I.N., and Amemiya Y., "On digital VLSI circuits exploiting collision-based fusion gates," International Workshop From Utopian to Genuine Unconventional Computers - Best Paper Award, Sep. 2006.
8. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "広範囲な活性化エネルギーに対応可能なCMOS品質劣化モニタセンサ," 第8回LSI IPデザイン・アワード - 研究助成賞, 2006年5月.
9. Oya T., Asai T., and Amemiya Y., "A single-electron reaction-diffusion device for computation of a Voronoi diagram," Workshop on Unconventional Computing - Best Paper Award, Sep. 2005.
10. 池辺 将之, 加賀谷 亮, 浅井 哲也, 雨宮 好仁, "負帰還を用いた雑音補正CMOSイメージセンサ," 第7回LSI IPデザイン・アワード - 次点（研究助成）, 2005年5月.
11. 加賀谷 亮, 金澤 雄亮, 浅井 哲也, 雨宮 好仁, 池辺 将之, 大住 勇治, 金高 達也, "バラツキ補償リセット方式のCMOSイメージセンサ," 第6回LSI IPデザイン・アワード - 開発奨励賞, 2004年5月.
12. Ikebe M., Akazawa M., and Amemiya Y., "Neu-MOS cellular automaton devices for intelligent image sensors," 5th International Conference on Soft Computing and Information / Intelligent Systems - Best Paper Award, Oct. 1998.

国内学会

1. 萩原 成基, 雨宮 佳希, アリ ホセ エミリアーノ, 浅井 哲也, 赤井 恵, "立体配線型メモリ素子で構成される新規脳型回路アーキテクチャの検討," 電子情報通信学会複雑コミュニケーションサイエンス研究会, 北海道 ルスツリゾートホテル&コンベンション, (ハイブリッド開催), 2022年3月27日.
2. 雨宮 佳希, アリ ホセ エミリアーノ, 赤井 恵, 浅井 哲也, "再構成可能な分子シナプス素子の簡易モデル," 第34回 回路とシステムワークショップ, 北九州国際会議場, (小倉), 2021年8月26-27日.
3. アリ ホセ エミリアーノ, 雨宮 佳希, 浅井 哲也, 赤井 恵, "Neuromorphic Devices using Spatial Free Wiring of Conductive Polymer for Hardware Artificial Neural Networks," 電子情報通信学会複雑コミュニケーションサイエンス研究会, (オンライン開催), 2021年3月29日.
4. 高萩 和宏, 松下 拓道, 雨宮 好仁, 佐野 栄一, "ウェイクアップ受信器のための低消費電力検波器・高利得増幅器," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
5. 久保 圭史, 池辺 将之, 雨宮 好仁, 佐野 栄一, "スタック構造による低電力CMOS論理回路," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
6. 久保 圭史, 池辺 将之, 雨宮 好仁, 佐野 栄一, "カスコード構造によるCMOS論理回路の低電力化," 電子情報通信学会 集積回路研究会, (広島), 2011年7月.
7. 久保 圭史, 雨宮 好仁, 佐野 栄一, "カスコード構造による低電力CMOS論理回路," LSIとシステムのワークショップ2011, (北九州), 2011年5月.
8. 吉田 和徳, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "サブスレッショルド領域で動作するロジックメモリ回路の低電圧化の検討," 電子情報通信学会総合大会, (東京), 2011年3月.
9. 安達 琢, 赤穂 伸雄, 浅井 哲也, 雨宮 好仁, "非対称の時間窓を持つメモリスタSTDPシナプスデバイス," 電子情報通信学会総合大会, (東京), 2011年3月.
10. 宮 曦媛, 赤穂 伸雄, 浅井 哲也, 雨宮 好仁, "ユニポーラ抵抗変化メモリのアナログ応用〜迷路の経路探索〜," 電子情報通信学会総合大会, (東京), 2011年3月.
11. 松浦 正和, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "電流ノイズに鋭敏なCMOS発振器群における雑音誘起位相同期," 電子情報通信学会総合大会, (東京), 2011年3月.
12. 石村 憲意, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "擬似ダフィン系のアナログ電子回路におけるカオス共鳴," 電子情報通信学会総合大会, (東京), 2011年3月.
13. 久保 圭史, 雨宮 好仁, 佐野 栄一, "カスコード構造による低電力CMOS論理回路," 電子情報通信学会総合大会, (東京), 2011年3月.
14. 赤穂 伸雄, 浅井 哲也, 柳田 剛, 川合 知二, 雨宮 好仁, "バイポーラ型抵抗変化メモリ素子を用いたSTDPシナプスデバイス," 電子情報通信学会 ニューロコンピューティング研究会, (北九州), 2010年10月.
15. 赤穂 伸雄, 浅井 哲也, 雨宮 好仁, "スパイクタイミングに依存してコンダクタンスが変化するメモリスタ神経デバイス," 電子情報通信学会ソサイエティ大会, (大阪), 2010年9月.
16. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS-LSIのためのオンチップ電源回路," 電子情報通信学会ソサイエティ大会, (大阪), 2010年9月.
17. 松下 拓道, 佐野 栄一, 雨宮 好仁, "低電力ウェイクアップ受信機のためのPWM復調回路," 電子情報通信学会ソサイエティ大会, (大阪), 2010年9月.
18. 吉田 和徳, 宇田川 玲, 浅井 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルド SRAM セルの検討：完全サブスレッショルド型とテイル電流制限型の比較," 電子情報通信学会ソサイエティ大会, (大阪), 2010年9月.
19. Tovar G.M., 浅井 哲也, 雨宮 好仁, "Neuromorphic CMOS analog circuit exhibiting array-enhanced stochastic resonance behavior with population heterogeneity," Neuro 2010, (神戸), 2010年9月.
20. 松下 拓道, 上野 憲一, 浅井 哲也, 雨宮 好仁, "LSI省電力動作のための間欠スイッチ回路," VDECデザイナーズフォーラム2010, (東京), 2010年6月.
21. 松下 拓道, 飯田 智貴, 雨宮 好仁, 佐野 栄一, "低消費電力CMOSウェイクアップ受信機," LSIとシステムのワークショップ2010 , (北九州), 2010年5月.
22. 宇田川 玲, 浅井 哲也, 吉田 和徳, 雨宮 好仁, "電子回路で容易に実装可能な二重井戸ポテンシャル系における確率共鳴〜オペアンプ一個でできる確率共鳴実験〜," 電子情報通信学会 非線形問題研究会, (東京), 2010年3月.
23. 赤穂 伸雄, 浅井 哲也, 雨宮 好仁, "抵抗変化型メモリをシナプスに用いたニューラルネットワークにおける教師有り学習回路," 電子情報通信学会総合大会, (仙台), 2010年3月.
24. 松下 拓道, 上野 憲一, 浅井 哲也, 雨宮 好仁, "LSIを間欠動作させるための低電力タイマースイッチ回路," 電子情報通信学会総合大会, (仙台), 2010年3月.
25. 山本 和輝, 上野 憲一, 浅井 哲也, 雨宮 好仁, "時間軸上のパルス加算による低電力DA変換器," 電子情報通信学会総合大会, (仙台), 2010年3月.
26. 吉田 和徳, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "確率共鳴を利用した低消費電力 SRAM に関する考察," 電子情報通信学会総合大会, (仙台), 2010年3月.
27. 松下 拓道, 上野 憲一, 浅井 哲也, 雨宮 好仁, "極低電力LSIのための間欠パルス回路," 電子情報通信学会 集積回路研究会, (静岡), 2009年12月.
28. 山本 和輝, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS LSIのためのナノワットDA変換器," 電子情報通信学会 集積回路研究会, (静岡), 2009年12月.
29. 宇田川 玲, 浅井 哲也, 雨宮 好仁, "素子バラツキを含んだ階層型ニューラルネットワークにおける確率共鳴現象," 第52回自動制御連合講演会, (大阪), 2009年11月.
30. 佐橋 透, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "ばらつきを含む多層ニューラルネットワークモデルにおける確率共鳴の理論解析," 電子情報通信学会 非線形問題研究会, (屋久島), 2009年11月.
31. 藤田 大地, 浅井 哲也, 雨宮 好仁, "弱電気魚の混信回避行動モデルに基づく周波数比較器〜振幅/位相情報から周波数の高低を判断するCMOS回路の設計〜," 電子情報通信学会 非線形問題研究会, (屋久島), 2009年11月.
32. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "極低消費電力LSIのためのCMOS参照電流源回路," 電気学会-電子回路研究会, (宮崎), 2009年10月.
33. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS差動対による高抵抗デバイス," 電気学会-電子回路研究会, (宮崎), 2009年10月.
34. 上野 憲一, 浅井 哲也, 雨宮 好仁, "周波数同期技術を用いたオンチップCMOS参照クロック源回路," 電子情報通信学会 集積回路研究会, (東京), 2009年10月.
35. 赤穂 伸雄, 浅井 哲也, 柳田 剛, 川合 知二, 雨宮 好仁, "抵抗変化型メモリをシナプスとして利用したニューラルネット集積回路に関する考察," 日本神経回路学会 第19回全国大会, (仙台), 2009年9月.
36. 赤穂 伸雄, 浅井 哲也, 柳田 剛, 川合 知二, 雨宮 好仁, "ユニポーラReRAMの簡易SPICEモデル," 電子情報通信学会ソサイエティ大会, (新潟), 2009年9月.
37. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドLSIのためのオンチップ電源〜スイッチングレギュレータとシリーズレギュレータの比較〜," 電子情報通信学会ソサイエティ大会, (新潟), 2009年9月.
38. 松下 拓道, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS回路による間欠動作スイッチ," 電子情報通信学会ソサイエティ大会, (新潟), 2009年9月.
39. 山本 和輝, 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS回路のためのナノアンペア電流源," 電子情報通信学会ソサイエティ大会, (新潟), 2009年9月.
40. 赤穂 伸雄, 浅井 哲也, 雨宮 好仁, "ニューラルネットワークハードウェアにおける抵抗変化型メモリの積極的利用に関する一考察," Brain inspired-system研究会, (北九州), 2009年9月.
41. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "温度変化を補償したサブスレッショルドCMOS高抵抗回路," VDECデザイナーフォーラム2009, P-18, (東京), 2009年6月.
42. 飯田 智貴, 浅井 哲也, 佐野 栄一, 雨宮 好仁, "サブスレッショルドCMOSオペアンプによるレベルシフト回路," VDECデザイナーフォーラム2009, P-19, (東京), 2009年6月.
43. 嶋田 英人, 上野 憲一, 浅井 哲也, 佐野 栄一, 雨宮 好仁, "0.5V動作LSIのためのオンチップ電源," VDECデザイナーフォーラム2009, P-20, (東京), 2009年6月.
44. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS演算増幅器とその応用," LSIとシステムのワークショップ2009, (北九州), 2009年5月.
45. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル集積回路のためのPVTバラツキ補償技術," LSIとシステムのワークショップ2009, (北九州), 2009年5月.
46. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOSディジタル回路のためのオンチップ電源," LSIとシステムのワークショップ2009, (北九州), 2009年5月.
47. 上野 憲一, 浅井 哲也, 雨宮 好仁, "MOSFETのサブスレッショルド特性を利用したPTATクロックパルス発生回路," 第22回 回路とシステム軽井沢ワークショップ, (長野), 2009年4月.
48. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS演算増幅器による大容量キャパシタ等価素子," 第22回 回路とシステム軽井沢ワークショップ, (長野), 2009年4月.
49. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS論理回路のためのオンチップ電源," 第22回 回路とシステム軽井沢ワークショップ, (長野), 2009年4月.
50. 浅井 哲也, 宇田川 玲, 雨宮 好仁, "雑音を利用してパルス密度変調を行う神経模倣ハードウェア," 日本物理学会第64回年次大会, (東京), 2009年3月.
51. 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS回路を用いたPTATクロックパルス発生器," 電子情報通信学会総合大会, (松山), 2009年3月.
52. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "温度依存性を考慮したサブスレッショルドCMOS高抵抗回路," 電子情報通信学会総合大会, (松山), 2009年3月.
53. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS演算増幅器によるオフセット補償回路," 電子情報通信学会総合大会, (松山), 2009年3月.
54. 佐橋 透, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "空間ばらつきを持つ受容野モデルにおける確率共鳴の理論解析," 電子情報通信学会総合大会, (松山), 2009年3月.
55. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "CMOSディジタルシステムのためのPVTバラツキ補正回路," 電子情報通信学会総合大会, (松山), 2009年3月.
56. 藤田 大地, 浅井 哲也, 雨宮 好仁, "弱電気魚のジャミング回避行動モデルに基づくCMOS周波数比較器," 電子情報通信学会総合大会, (松山), 2009年3月.
57. 赤穂 伸雄, 浅井 哲也, 雨宮 好仁, "視覚野の階層構造を模擬したパターン認識処理を行うアナログCMOS回路," 電子情報通信学会総合大会, (松山), 2009年3月.
58. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS論理システムのための電源回路," 電子情報通信学会総合大会, (松山), 2009年3月.
59. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドLSIのための極低消費電力バンドギャップ参照電圧源回路," 電子情報通信学会 シリコンアナログRF研究会, (東京), 2009年3月.
60. 雨宮 好仁, 高橋 康夫, "磁束と電荷を結ぶ新しい機能デバイスの開拓," 電子情報通信学会 SDM,ED合同研究会, (札幌), 2009年2月.
61. 山田 和人, 浅井 哲也, 雨宮 好仁, "単一磁束量子回路を用いたデジタルセルオートマトンとアナログ反応拡散システム," 計測自動制御学会 システム・情報部門学術講演会 ーイノベーション創出のためのシステム・情報技術ー, (姫路), 2008年11月.
62. Kikombo A.K., 浅井 哲也, 雨宮 好仁, "A design methodology for multi-valued logiccircuits with single-electron tunneling devices," 北海道大学情報科学研究科 若手研究者支援のための産学協同GCOEシンポジウム, P2-05, (札幌), 2008年10月.
63. 山田 和人, 浅井 哲也, 雨宮 好仁, "衝突計算モデルに基づく非同期式単一磁束量子論理回路," 北海道大学情報科学研究科 若手研究者支援のための産学協同GCOEシンポジウム, P2-04, (札幌), 2008年10月.
64. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOSFETを用いた超低消費電力CMOS参照電圧源回路," 電子情報通信学会 集積回路研究会, (札幌), 2008年10月.
65. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル回路の特性バラツキ補償技術の構築 ," 電子情報通信学会 集積回路研究会, (札幌), 2008年10月.
66. 宇田川 玲, 浅井 哲也, 雨宮 好仁, "共通雑音により誘起されるハードウェアニューロン群の位相同期現象 〜実環境における評価〜," 日本神経回路学会 第18回全国大会, P2-6, (茨城), 2008年9月.
67. 佐橋 透, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "空間ばらつきを持つ視細胞の簡易受容野モデルにおける確率共鳴," 日本神経回路学会 第18回全国大会, P2-25, (茨城), 2008年9月.
68. 藤田 大地, Tovar G.M., 浅井 哲也, 雨宮 好仁, "時系列信号の学習を行うニューラルハードウェアの記憶容量評価," 日本神経回路学会 第18回全国大会, P1-26, (茨城), 2008年9月.
69. 山田 和人, 浅井 哲也, 雨宮 好仁, "Colllision-Based Computingに基づく非同期式単一磁束量子論理回路," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
70. 小川 太一, 上野 憲一, 嶋田 英人, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS論理回路におけるMOSFET閾値の影響," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
71. 平井 孝明, 浅井 哲也, 雨宮 好仁, "ポリシリコン温度センサを利用した熱伝導移相発振器," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
72. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルド差動回路による高抵抗の生成," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
73. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS演算増幅器によるハイパスフィルタ回路," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
74. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル回路のプロセス・温度バラツキ補正技術," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
75. 河端 和義, 浅井 哲也, 雨宮 好仁, "Wolframのルール90/150に基づく履歴参照型アナログセルオートマトンとそのハードウェア化," 日本物理学会2008年秋季大会, (岩手), 2008年9月.
76. 宇田川 玲, 浅井 哲也, 雨宮 好仁, "アナログCMOS振動子群の雑音による位相同期手法," VDECデザイナーフォーラム2008, P-01, (東京), 2008年6月.
77. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル回路のプロセス・温度バラツキ補正アーキテクチャ構築," VDECデザイナーフォーラム2008, P-02, (東京), 2008年6月.
78. 佐橋 透, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "しきい素子を利用した確率共鳴現象の回路実験," VDECデザイナーフォーラム2008, P-03, (東京), 2008年6月.
79. 藤田 大地, Tovar G.M., 浅井 哲也, 雨宮 好仁, "時系列コーディングを行う生体様CMOSアナログ回路," VDECデザイナーフォーラム2008, P-04, (東京), 2008年6月.
80. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS回路による高抵抗の生成," VDECデザイナーフォーラム2008, P-05, (東京), 2008年6月.
81. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルド領域におけるCMOSディジタル回路動作の解析," VDECデザイナーフォーラム2008, P-06, (東京), 2008年6月.
82. 平井 孝明, 浅井 哲也, 雨宮 好仁, "熱伝導を利用したCMOS移相発振器," VDECデザイナーフォーラム2008, P-07, (東京), 2008年6月.
83. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOSオペアンプを用いたオフセット電圧補正技術," VDECデザイナーフォーラム2008, P-08, (東京), 2008年6月.
84. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "CMOSアナログ回路のチップ間特性バラツキ補正技術のための参照電圧源," VDECデザイナーフォーラム2008, P-09, (東京), 2008年6月.
85. 河端 和義, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "少数キャリア反応拡散デバイスにおける分裂・増殖パターンの発生," 日本物理学会第63回年次大会, (大阪), 2008年3月.
86. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "アナログ回路のプロセスばらつき補正のための参照電圧源回路," 電子情報通信学会総合大会, (北九州), 2008年3月.
87. 山田 和人, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "Colllision-Based Computingに基づく単一磁束量子論理回路," 電子情報通信学会総合大会, (北九州), 2008年3月.
88. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS回路によるWinner-Take-All回路," 電子情報通信学会総合大会, (北九州), 2008年3月.
89. 平井 孝明, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "熱伝導による発振器の動作解析," 電子情報通信学会総合大会, (北九州), 2008年3月.
90. 飯田 智貴, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS演算増幅器によるオフセット除去," 電子情報通信学会総合大会, (北九州), 2008年3月.
91. 佐橋 透, 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "しきい素子を用いた確率共鳴現象の電子回路実験〜雑音を利用した微弱信号検出 LSI に向けて〜," 電子情報通信学会総合大会, (北九州), 2008年3月.
92. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル回路の特性バラツキ補正アーキテクチャ," 電子情報通信学会総合大会, (北九州), 2008年3月.
93. 藤田 大地, Tovar G.M., 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "時系列コーディングを行う神経モデルのアナログCMOS回路化," 電子情報通信学会総合大会, (北九州), 2008年3月.
94. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOSFETの特性バラツキ補正技術に向けた参照電圧源回路," 第11回システムLSIワークショップ, (北九州), 2007年11月.
95. 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "雑音を利用したオンチップマルチクロック源の位相同期手法," 第11回システムLSIワークショップ, (北九州), 2007年11月.
96. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電源電圧動作時におけるマスタースレーブフリップフロップ回路の動作検討," 第11回システムLSIワークショップ, (北九州), 2007年11月.
97. Kikombo A.K., Schmid A., 浅井 哲也, Leblebici Y., 雨宮 好仁, "Toward a bio-inspired image processor for edge extraction with single-electron devices," 電子情報通信学会 ニューロコンピューティング研究会, (佐賀), 2007年11月.
98. 平井 孝明, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "熱伝導を利用した移相発振器," VDECデザイナーフォーラム2007（若手の会）, (札幌), 2007年9月.
99. 山田 和人, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "Collision-based fusion gateによる組み合わせ論理回路〜小面積・低消費電力化に向けた設計手法〜," VDECデザイナーフォーラム2007（若手の会）, (札幌), 2007年9月.
100. Tovar G.M., 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "Neuromorphic LSI circuits for critical temperature detection," VDECデザイナーフォーラム2007（若手の会）, (札幌), 2007年9月.
101. 平井 孝明, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "熱伝導による位相遅れを利用したCMOS発振回路," 電子情報通信学会ソサイエティ大会, (鳥取), 2007年9月.
102. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "マスタースレーブフリップフロップ回路の低電圧動作解析," 電子情報通信学会ソサイエティ大会, (鳥取), 2007年9月.
103. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS回路によるしきい値電圧を参照した基準電圧源回路," 電子情報通信学会ソサイエティ大会, (鳥取), 2007年9月.
104. 山田 和人, 浅井 哲也, 齊藤 晋聖, 廣瀬 哲也, 雨宮 好仁, "フォトニック結晶デバイス向け組み合わせ光論理回路の設計手法," 電子情報通信学会ソサイエティ大会, (鳥取), 2007年9月.
105. Kikombo A.K., 雨宮 好仁, 田部 道晴, "単電子振動子ネットワークによるフォトン位置検出センサ," 応用物理学会秋季大会, (札幌), 2007年9月.
106. 河端 和義, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "少数キャリア拡散に基づく固体反応拡散系を用いたダイオード型機能素子," 日本物理学会第62回年次大会, (札幌), 2007年9月.
107. 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "相互結合をもたないニューロン電子回路における雑音を使ったタイミングずれの無い位相同期現象," 脳と心のメカニズム 第８回夏のワークショップ, (札幌), 2007年8月.
108. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOSFETのしきい値電圧を参照した基準電圧源回路," 電子情報通信学会 集積回路研究会, pp. 5-10, (神戸), 2007年7月.
109. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS特性を利用したPTAT電流生成のための微小フローティング電圧源回路," 第20回 回路とシステム軽井沢ワークショップ, pp. 523-528, (軽井沢), 2007年4月.
110. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS回路によるしきい論理システム," 第20回 回路とシステム軽井沢ワークショップ, pp. 337-341, (軽井沢), 2007年4月.
111. 吉井 一馬, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドLSIのための基準電流源回路," 電子情報通信学会総合大会, (名古屋), 2007年3月.
112. 山田 和人, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "Collision-based fusion gateの電源電圧-動作周波数特性," 電子情報通信学会総合大会, (名古屋), 2007年3月.
113. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOSFETのサブスレッショルド特性を利用したPTAT電流生成用フローティング電圧源," 電子情報通信学会総合大会, (名古屋), 2007年3月.
114. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS回路によるしきい論理ゲート," 電子情報通信学会総合大会, (名古屋), 2007年3月.
115. Kikombo A.K., 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "単電子の位相ロッキングを利用した多値論理回路," 応用物理学会春季大会, (神奈川), 2007年3月.
116. 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "磁束量子回路によるスパイクニューロン回路とその応用," 電子情報通信学会 電子デバイス/シリコン材料・デバイス研究会, pp. 41-45, (札幌), 2007年2月.
117. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "極低消費電力CMOSインテリジェント温度センサLSI," 第10回システムLSIワークショップ, (北九州), 2006年11月.
118. 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "サブスレッショルドVLSIニューロン回路によるノイズシェーピング・パルス密度変調," 日本神経回路学会 第16回全国大会, (名古屋), 2006年9月.
119. 萩原 淳史, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "温度検出スイッチ回路のしきい温度解析," 電子情報通信学会ソサイエティ大会, (金沢), 2006年9月.
120. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOSを利用したスマート温度センサLSI," 電子情報通信学会ソサイエティ大会, (金沢), 2006年9月.
121. 山田 和人, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "Collision-based fusion gateを用いた16bit乗算器の設計," 電子情報通信学会ソサイエティ大会, (金沢), 2006年9月.
122. 浅井 哲也, 廣瀬 哲也, Tovar G.M., 雨宮 好仁, "興奮系を用いた臨界温度センサ集積回路," 日本物理学会第62回年次大会, (千葉), 2006年9月.
123. 萩原 淳史, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOSFETを用いた温度検出スイッチ回路," 電子情報通信学会 集積回路研究会, pp. 37-41, (札幌), 2006年8月.
124. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "広範囲な活性化エネルギーに適応可能なCMOS品質劣化モニタセンサLSI ," 電子情報通信学会 集積回路研究会, pp. 31-36, (札幌), 2006年8月.
125. Kikombo A.K., 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "単電子結合振動子の非線形現象," 応用物理学会秋季大会, (滋賀), 2006年8月.
126. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOSFETのサブスレッショルド特性を利用したスマート温度センサLSIの検討," 電子情報通信学会 集積回路研究会, pp. 61-65, (静岡), 2006年7月.
127. 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOSFETのためのスイッチトキャパシタ型DC-DCコンバータ," 第19回 回路とシステム軽井沢ワークショップ, pp. 405-410, (軽井沢), 2006年4月.
128. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "様々な食品に対応したCMOS品質劣化モニタセンサ," 電子情報通信学会総合大会, (東京), 2006年3月.
129. 宮川 敬, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOS論理ゲート回路のサブスレッショルド動作," 電子情報通信学会総合大会, (東京), 2006年3月.
130. 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "ノイズを利用してΔΣ変調を行うサブスレッショルドCMOS回路," 電子情報通信学会総合大会, (東京), 2006年3月.
131. 山田 和人, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "Collision-Based Computing に基づく論理回路設計," 電子情報通信学会総合大会, (東京), 2006年3月.
132. 萩原 淳史, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "リセット機構を用いた温度検出スイッチ回路システム," 電子情報通信学会総合大会, (東京), 2006年3月.
133. 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルド領域動作LSIのためのスイッチトキャパシタDC-DCコンバータ," 電子情報通信学会総合大会, p. 24, (東京), 2006年3月.
134. Kikombo A.K., 大矢 剛嗣, 浅井 哲也, 雨宮 好仁, "単電子結合振動子による離散力学システムのダイナミクス," 応用物理学会春季大会, (東京), 2006年3月.
135. 廣瀬 哲也, Schmid A., 浅井 哲也, Leblebici Y., 雨宮 好仁, "シリコン神経回路網におけるスパイクニューロン回路の高精度同期〜積分発火型ニューロンと減衰シナプス, STDP学習回路の回路実装〜," 電子情報通信学会 ニューロコンピューティング研究会, pp. 53-58, (北九州), 2005年11月.
136. 萩原 淳史, 廣瀬 哲也, 山田 寛之, 浅井 哲也, 雨宮 好仁, "CMOSサブスレッショルド領域特性を利用した温度検出スイッチ回路," 第9回システムLSIワークショップ, (北九州), 2005年11月.
137. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "広範囲な活性化エネルギーに対応したCMOS品質劣化モニタセンサ," 第9回システムLSIワークショップ, (北九州), 2005年11月.
138. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "磁束量子回路によるスパイクニューロンデバイス," 電子情報通信学会ソサイエティ大会, (札幌), 2005年9月.
139. 萩原 淳史, 廣瀬 哲也, 山田 寛之, 浅井 哲也, 雨宮 好仁, "CMOS回路による温度検出スイッチ," 電子情報通信学会ソサイエティ大会, (札幌), 2005年9月.
140. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOSFETを用いた劣化モニター回路," 第18回 回路とシステム軽井沢ワークショップ, pp. 91-96, (軽井沢), 2005年4月.
141. 大矢 剛嗣, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "単電子反応拡散デバイスの計算幾何学への応用〜ボロノイ図の構成," 応用物理学会春季大会, (埼玉), 2005年3月.
142. 廣瀬 哲也, 松岡 俊匡, 谷口 研二, 浅井 哲也, 雨宮 好仁, "弱反転MOS LSIセンサのための基準電圧・電流源回路," 電子情報通信学会総合大会, p. 86, (大阪), 2005年3月.
143. 高橋 基容, 大矢 剛嗣, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "少数キャリア拡散によるCMOS反応拡散系のダイナミクス," 電子情報通信学会総合大会, (大阪), 2005年3月.
144. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "弱反転MOSFETを用いた品質管理・温度履歴モニタ回路," 電子情報通信学会総合大会, (大阪), 2005年3月.
145. 大矢 剛嗣, 浅井 哲也, 加賀谷 亮, 廣瀬 哲也, 雨宮 好仁, "減衰シナプスの単電子回路化とその熱雑音特性," 電子情報通信学会 ニューロコンピューティング研究会, (東京), 2005年3月.
146. 加賀谷 亮, 大矢 剛嗣, 浅井 哲也, 雨宮 好仁, "単電子ニューロデバイスのアンサンブルにおける確率共鳴現象," 電子情報通信学会 非線形問題研究会, (東京), 2005年3月.
147. 大矢 剛嗣, 浅井 哲也, 加賀谷 亮, 廣瀬 哲也, 雨宮 好仁, "単電子ニューロデバイスの熱雑音特性に関する数値的考察," 電子情報通信学会 SDM/ED合同研究会, (札幌), 2005年1月.
148. 廣瀬 哲也, 松岡 俊匡, 谷口 研二, 浅井 哲也, 雨宮 好仁, "CMOS弱反転領域で動作する電源回路の設計に関する研究," 第8回システムLSIワークショップ, pp. 227-230, (北九州), 2004年11月.
149. 中田 一紀, 浅井 哲也, 雨宮 好仁, "歩行運動を制御する結合神経振動子系の集積回路化〜弱反転領域で動作する電流モード結合神経振動子回路," 電子情報通信学会 ニューロコンピューティング研究会, (北九州), 2004年11月.
150. 大矢 剛嗣, Schmid A., 浅井 哲也, Leblebici Y., 雨宮 好仁, "エラー補償アーキテクチャを応用した単電子スパイクニューロン回路," 電子情報通信学会 ニューロコンピューティング研究会, (北九州), 2004年11月.
151. 高橋 基容, 大矢 剛嗣, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "少数キャリア拡散を利用したCMOS反応拡散デバイス," 電子情報通信学会ソサイエティ大会, (徳島), 2004年9月.
152. 加賀谷 亮, 大矢 剛嗣, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "量子ナノ構造を用いた反応拡散型ニューラルネットワークの構成法," 電子情報通信学会ソサイエティ大会, (徳島), 2004年9月.
153. 加賀谷 亮, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "セルオートマトンBZ反応モデルの集積回路化と計算機科学への応用," 日本物理学会秋季大会, (青森), 2004年9月.
154. 加賀谷 亮, 大矢 剛嗣, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "単電子スパイクニューロンによる抑制型相互結合ニューラルネットの温度特性," 日本神経回路学会第14回全国大会, (京都), 2004年9月.
155. 廣瀬 哲也, 吉村 隆治, 井戸 徹, 松岡 俊匡, 谷口 研二, 浅井 哲也, 雨宮 好仁, "極低消費電力品質モニタ回路," 電子情報通信学会 集積回路研究会, pp. 59-64, (豊橋), 2004年7月.
156. 浅井 哲也, 大矢 剛嗣, 雨宮 好仁, 福井 孝志, "量子ナノ構造による反応拡散コンピューティング," 第2回ナノテクノロジー総合シンポジウム公募セッション, (東京), 2004年3月.
157. 中田 一紀, 浅井 哲也, 雨宮 好仁, "歩行運動を制御する結合神経振動子系の集積回路化〜ダイナミックシナプスを導入した神経振動子回路," 電子情報通信学会 ニューロコンピューティング研究会, (東京), 2004年3月.
158. 大矢 剛嗣, 高橋 良幸, 浅井 哲也, 雨宮 好仁, "量子ドット反応拡散デバイスを利用した経路検索," 応用物理学会春季大会, (東京), 2004年3月.
159. 高橋 良幸, 大矢 剛嗣, 浅井 哲也, 雨宮 好仁, "単電子結合振動子の非線形ダイナミクス," 応用物理学会春季大会, (東京), 2004年3月.
160. 雨宮 好仁, "量子ドットに宿る生命〜量子ドット集積体で反応拡散系を模倣する," 応用物理学会春季大会シンポジウム講演（量子ナノ構造を利用した機能デバイスとシステム）, (東京), 2004年3月.
161. 松原 裕, 金澤 雄亮, 浅井 哲也, 雨宮 好仁, "反応拡散セルオートマトンLSIの設計と計算幾何学への応用〜ボロノイ図と細線化," 電子情報通信学会 非線形問題研究会, (東京), 2004年3月.
162. 加賀谷 亮, 池辺 将之, 浅井 哲也, 雨宮 好仁, 大住 勇治, 金高 達也, "バラツキ補償リセットのCMOSイメージセンサ回路," 電子情報通信学会総合大会, (東京), 2004年3月.
163. 高橋 基容, 大矢 剛嗣, 浅井 哲也, 雨宮 好仁, "少数キャリアの拡散を利用した反応拡散デバイス," 電子情報通信学会総合大会, (東京), 2004年3月.
164. 大矢 剛嗣, 高橋 良幸, 浅井 哲也, 雨宮 好仁, "単電子回路を用いた反応拡散デバイスとその応用," 電子情報通信学会総合大会シンポジウム講演（新概念VLSI -先進アーキテクチャ, 新回路・デバイス技術-）, (東京), 2004年3月.
165. 浅井 哲也, 金澤 雄亮, 雨宮 好仁, "生体様CMOSファミリーの開発と現状〜スパイクニューロン・減衰シナプスのLSI化と応用," 電子情報通信学会総合大会シンポジウム講演（新概念VLSI -先進アーキテクチャ, 新回路・デバイス技術-）, (東京), 2004年3月.
166. 大黒 高寛, 浅井 哲也, 雨宮 好仁, "Turing反応拡散系を模擬するアナログCMOS回路," 電子情報通信学会 非線形問題研究会, (北九州), 2003年11月.
167. 中田 一紀, 浅井 哲也, 雨宮 好仁, "生物規範型の移動運動を制御するアナログCMOS回路〜センサフィードバックに対する周波数/振幅変調特性," 電子情報通信学会 ニューロコンピューティング研究会, (北九州), 2003年11月.
168. 加賀谷 亮, 金澤 雄亮, 浅井 哲也, 雨宮 好仁, 池辺 将之, 大住 勇治, 金高 達也, "CMOSイメージセンサに適した機能的リセット方式," 第7回システムLSIワークショップ, (北九州), 2003年11月.
169. 池辺 将之, 大住 勇治, 浅井 哲也, 雨宮 好仁, "CMOSイメージセンサに適した機能的リセット方式の検討," 電子情報通信学会 集積回路研究会, (豊橋), 2003年9月.
170. 中田 一紀, 浅井 哲也, 雨宮 好仁, "Wilson-Cowan 神経振動子モデルに基づくアナログCPG回路の構成," 日本神経回路学会第13回全国大会, (東京), 2003年9月.
171. 金澤 雄亮, 浅井 哲也, 雨宮 好仁, "減衰シナプスのハードウェア化とパターン認識への応用," 日本神経回路学会第13回全国大会, (東京), 2003年9月.
172. 大矢 剛嗣, 上野 友邦, 浅井 哲也, 雨宮 好仁, "量子ドット集積体を用いた反応拡散デバイス," 応用物理学会秋季大会, (福岡), 2003年9月.
173. 高橋 良幸, 大矢 剛嗣, 浅井 哲也, 雨宮 好仁, "単電子回路における非線形写像," 応用物理学会秋季大会, (福岡), 2003年9月.
174. 金澤 雄亮, 浅井 哲也, 雨宮 好仁, "フリーソフトで構築するVLSI設計環境とVDEC-MOSISチップ共同試作プロジェクト," 平成15年度VDECデザイナーズフォーラム, (北海道石狩郡), 2003年8月.
175. 中田 一紀, 浅井 哲也, 雨宮 好仁, "生物規範型の移動運動を制御するアナログCMOS回路〜Amari-Hopfield アナログCPG回路とWilson-Cowan アナログCPG回路の比較," 電子情報通信学会 ニューロコンピューティング研究会, (玉川), 2003年3月.
176. 金澤 雄亮, 浅井 哲也, 雨宮 好仁, "減衰シナプスを用いた適応型スパイクニューラルネットのアナログCMOS回路化," 電子情報通信学会 ニューロコンピューティング研究会, (玉川), 2003年3月.
177. 大矢 剛嗣, 上野 友邦, 浅井 哲也, 雨宮 好仁, "量子ドットによる反応拡散系の構成," 応用物理学会春季大会, (神奈川), 2003年3月.
178. 高橋 良幸, 大矢 剛嗣, 浅井 哲也, 雨宮 好仁, "多重トンネル接合による量子ドット振動子," 応用物理学会春季大会, (神奈川), 2003年3月.
179. 大黒 高寛, 浅井 哲也, 雨宮 好仁, "チューリング反応拡散系を模擬するアナログCMOS回路の設計," 電子情報通信学会総合大会, (仙台), 2003年3月.
180. 神谷 泰史, 金澤 雄亮, 浅井 哲也, 雨宮 好仁, "サブスレッショルド領域で動作するアナログCMOS回路によるカオス発生器," 電子情報通信学会総合大会, (仙台), 2003年3月.
181. 大矢 剛嗣, 上野 友邦, 浅井 哲也, 雨宮 好仁, "量子ドット集積体による反応拡散系," 電子情報通信学会 シリコン材料・デバイス研究会, (札幌), 2003年2月.
182. 大矢 剛嗣, 山田 崇史, 浅井 哲也, 雨宮 好仁, "単電子回路による多値ホップフィールドネットワーク," 電子情報通信学会 ニューロコンピューティング研究会, (札幌), 2003年2月.
183. 中田 一紀, 秋田 純一, 浅井 哲也, 雨宮 好仁, "スパイクソーティングをオンラインで行う多チャンネル独立成分解析システム," 第6回システムLSIワークショップ, (滋賀), 2002年11月.
184. 中田 一紀, 浅井 哲也, 雨宮 好仁, "生物規範型の移動運動を制御するアナログCMOS回路〜リズム協調運動を制御するCPGの集積回路化," 電子情報通信学会 ニューロコンピューティング研究会, (北九州), 2002年11月.
185. 山田 崇史, 本間 慶正, 浅井 哲也, 雨宮 好仁, "アナテジ混載オシレータLSIによる分散PLLネットワークのハードウェアエミュレーション," 電子情報通信学会 集積回路研究会, (浜松), 2002年9月.
186. 上野 友邦, 浅井 哲也, 福井 孝志, 雨宮 好仁, "量子ドット結合振動子系における動的パターンの形成," 応用物理学会秋季大会, (新潟), 2002年9月.
187. 大矢 剛嗣, 浅井 哲也, 福井 孝志, 雨宮 好仁, "単電子箱を用いた多数決論理デバイス," 応用物理学会秋季大会, (新潟), 2002年9月.
188. 金澤 雄亮, 浅井 哲也, 雨宮 好仁, "CDMA方式を使ったホップフィールドネット集積アーキテクチャ," 日本神経回路学会第12回全国大会, (鳥取), 2002年9月.
189. 浅井 哲也, 中田 一紀, 雨宮 好仁, "モダンニューラルネットのハードウェアエミュレーション 〜スパイクニューロンとダイナミックシナプスをアナログVLSI化する," 日本神経回路学会第12回全国大会, (鳥取), 2002年9月.
190. 山田 崇史, 浅井 哲也, 雨宮 好仁, "半導体の少数キャリア拡散を利用した神経細胞デバイスの構成," 電子情報通信学会ソサイエティ大会, (宮崎), 2002年9月.
191. 大黒 高寛, 浅井 哲也, 雨宮 好仁, "拡散現象を模擬するアナログCMOS回路," 電子情報通信学会ソサイエティ大会, (宮崎), 2002年9月.
192. 本間 慶正, 山田 崇史, 浅井 哲也, 雨宮 好仁, "アナログ抵抗回路網を用いたセルオートマトンLSIの設計," 電子情報通信学会ソサイエティ大会, (宮崎), 2002年9月.
193. 浅井 哲也, 雨宮 好仁, "非線形アナログ集積回路と反応拡散チップ：指紋画像修復を行うインテリジェント視覚センサ," 映像情報メディア学会 情報センシング研究会, (東京), 2002年6月.
194. 浅井 哲也, 金澤 雄亮, 大黒 高寛, 雨宮 好仁, "スパイクタイミングに基づく脳型競合プロセッサの試作と評価," ロボティクス・メカトロニクス講演会2002, (島根), 2002年6月.
195. 浅井 哲也, 山田 崇史, 雨宮 好仁, "半導体の少数キャリア拡散を利用したCMOS反応拡散デバイス," 電子情報通信学会総合大会, (東京), 2002年3月.
196. 山田 崇史, 本間 慶正, 浅井 哲也, 雨宮 好仁, "BZ反応拡散チップ: アナログセルオートマトンモデルとそのハードウェア実装," 電子情報通信学会総合大会, (東京), 2002年3月.
197. 上野 友邦, 浅井 哲也, 福井 孝志, 雨宮 好仁, "量子ドット結合振動子系におけるパルス波の伝搬," 応用物理学会春季大会, (神奈川), 2002年3月.
198. 大矢 剛嗣, 浅井 哲也, 福井 孝志, 雨宮 好仁, "単電子回路による多数決論理デバイス," 応用物理学会春季大会, (神奈川), 2002年3月.
199. 林 秀樹, 山田 崇史, 浅井 哲也, 雨宮 好仁, "時間領域の神経競合を模するアナログVLSI ," 電子情報通信学会 ニューロコンピューティング研究会, NC2001-172, (玉川), 2002年3月.
200. 金澤 雄亮, 山田 崇史, 浅井 哲也, 雨宮 好仁, "近接電場作用およびCDMA通信方式に基づく無線シナプス／ニューロデバイス ," 電子情報通信学会 ニューロコンピューティング研究会, NC2002-173, (玉川), 2002年3月.
201. 山田 崇史, 浅井 哲也, 雨宮 好仁, "半導体の少数キャリアを利用した反応拡散デバイス," 電子情報通信学会 非線形問題研究会, NLP2001-132, (東京), 2002年3月.
202. 大黒 高寛, 西宮 優作, 浅井 哲也, 雨宮 好仁, "CMOS反応拡散回路によるチューリングパターンの発生," 電子情報通信学会 非線形問題研究会, NLP2001-131, (東京), 2002年3月.
203. 大矢 剛嗣, 浅井 哲也, 福井 孝志, 雨宮 好仁, "単電子回路による多数決論理デバイス," 電子情報通信学会 電子デバイス/シリコン材料・デバイス研究会, ED2001-245, (札幌), 2002年1月.
204. 林 秀樹, 浅井 哲也, 雨宮 好仁, "超低消費電力シリコン神経細胞：アナログVLSI化と時間領域での競合動作," 日本神経回路学会第11回全国大会, pp. 145-146, (奈良), 2001年9月.
205. 浅井 哲也, 福井 孝志, 雨宮 好仁, "量子ナノ構造による反応拡散デバイス," 応用物理学会秋季大会, (豊田), 2001年9月.
206. 上野 友邦, 浅井 哲也, 福井 孝志, 雨宮 好仁, "量子ドットによる結合振動子〜非線形振動と引き込み現象," 応用物理学会秋季大会, (豊田), 2001年9月.
207. 山田 崇史, 浅井 哲也, 雨宮 好仁, "電流モードPWM回路を用いた方位検出アナログビジョンチップの開発," 電子情報通信学会ソサイエティ大会, (東京), 2001年9月.
208. 加藤 博武, 浅井 哲也, 雨宮 好仁, "非一様な空間構造を自己生成するVolterra反応拡散チップの開発," 電子情報通信学会ソサイエティ大会, (東京), 2001年9月.
209. 林 秀樹, 浅井 哲也, 雨宮 好仁, "スパイクタイミングに基づく神経競合網のアナログCMOS回路設計," 電子情報通信学会ソサイエティ大会, (東京), 2001年9月.
210. 西宮 優作, 浅井 哲也, 雨宮 好仁, "チューリングモデルの回路化," 電子情報通信学会ソサイエティ大会, (東京), 2001年9月.
211. 花田 康平, 浅井 哲也, 雨宮 好仁, "アナログ・ディジタル混載視覚回路〜時間差加重フィルタリングによる動き検出," 電子情報通信学会ソサイエティ大会, (東京), 2001年9月.
212. 山田 崇史, 幸谷 真人, 浅井 哲也, 雨宮 好仁, "局所画像の特徴抽出に特化したHough変換応用モデルとその集積回路化," 日本機械学会 ロボティクス・メカトロニクス研究会, 2P1-N6, (高松), 2001年6月.
213. 雨宮 好仁, "半導体の物理現象を利用した反応拡散デバイス〜少数キャリア拡散素子と量子ドット素子," 応用物理学会春季大会シンポジウム講演, (東京), 2001年3月.
214. 山田 崇史, 雨宮 好仁, "量子ドット回路のためのMOS出力バッファの構成," 応用物理学会春季大会, (東京), 2001年3月.
215. 加藤 博武, 浅井 哲也, 雨宮 好仁, "画像のラベル付けを行うLotka-Volterra拡散振動系のCMOS回路化," 電子情報通信学会総合大会, (滋賀), 2001年3月.
216. 林 秀樹, 浅井 哲也, 雨宮 好仁, "散逸的な縞状パターンの生成と修復を行うアナログ反応拡散回路," 電子情報通信学会総合大会, (滋賀), 2001年3月.
217. 西宮 優作, 浅井 哲也, 雨宮 好仁, "半導体の少数キャリアを利用した反応拡散デバイス," 電子情報通信学会総合大会, (滋賀), 2001年3月.
218. 浅井 哲也, 加藤 博武, 雨宮 好仁, "超低消費電力CMOS神経振動子ネットワークのアナログ集積回路化," 電子情報通信学会 ニューロコンピューティング研究会, NC2000-154, (玉川), 2001年3月.
219. 葛西 誠也, 雨宮 好仁, 長谷川 英機, "GaAsショットキーラップゲートによる単電子BDDデバイス," 電子情報通信学会 電子デバイス研究会, ED2000-260, (札幌), 2001年3月.
220. 浅井 哲也, 雨宮 好仁, "非線形アナログ集積回路と反応拡散チップ〜自然界の生き生きとした非線形現象を模倣する," 第4回システムLSIワークショップ, (滋賀), 2000年11月.
221. 浅井 哲也, 砂山 辰彦, 雨宮 好仁, "非線形アナログ集積回路と反応拡散チップ〜反応拡散系をシリコンチップ上に実現する," 電子情報通信学会 非線形問題研究会, NLP2000-79, (京都), 2000年10月.
222. 加藤 博武, 浅井 哲也, 雨宮 好仁, "CMOSデバイスの非線形特性を利用した反応拡散システム〜Wilson-Cowan型回路とLotka-Volterra回路," 電子情報通信学会 非線形問題研究会, NLP2000-81, (京都), 2000年10月.
223. 西宮 優作, 浅井 哲也, 雨宮 好仁, "化学反応系のアナログ回路化手法〜ブリュセレータの回路化〜," 電子情報通信学会 非線形問題研究会, NLP2000-80, (京都), 2000年10月.
224. 浅井 哲也, 雨宮 好仁, "神経緩和振動子を具現する超低消費電力CMOSアナログ集積回路," 第23回日本神経科学大会 第10回日本神経回路学会大会 合同大会, (横浜), 2000年9月.
225. 浅井 哲也, 雨宮 好仁, "非線形アナログ集積回路と反応拡散チップ〜自然界の生き生きとした非線形現象を模倣する," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
226. 加藤 博武, 浅井 哲也, 雨宮 好仁, "非線形振動子を用いた反応拡散回路 I ：Lotka-Volterra型振動子," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
227. 林 秀樹, 浅井 哲也, 雨宮 好仁, "非線形振動子を用いた反応拡散回路II: Wilson-Cowan神経振動子," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
228. 西宮 優作, 浅井 哲也, 雨宮 好仁, "非線形アナログ回路による反応拡散システム〜ブリュセレータの回路化," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
229. 砂山 辰彦, 西宮 優作, 浅井 哲也, 雨宮 好仁, "BZ反応を模擬するセルオートマトンLSI〜反応拡散系をシリコンチップ上に実現する," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
230. 藤原 孝信, 赤澤 正道, 雨宮 好仁, "機能変更の可能な三次元セルラーニューラルネットワークLSI," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
231. 幸谷 真人, 浅井 哲也, 雨宮 好仁, "局所画像の特徴検出に特化したアナログHough変換チップ," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
232. 猪口 誉敏, 山田 崇史, 雨宮 好仁, "磁束量子パラメトロンによるアナログコンピューティング," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
233. 山田 崇史, 雨宮 好仁, "量子ドット回路のためのCMOS出力インターフェースの構成," 応用物理学会秋季大会, (東京), 2000年9月.
234. 木下 純臣, 山田 崇史, 葛西 誠也, 雨宮 好仁, 長谷川 英機, "量子ドット論理システムのための単電子レジスタ回路," 応用物理学会秋季大会, (東京), 2000年9月.
235. 浅井 哲也, 幸谷 真人, 雨宮 好仁, "生体様ビジョンチップを用いた動き検出システム," 日本機械学会 ロボティクス・メカトロニクス研究会, 1A1-50-065, (熊本), 2000年5月.
236. 浅井 哲也, 雨宮 好仁, 小柴 正則, "二分決定グラフにもとづくフォトニック結晶集積デバイス," 電子情報通信学会総合大会シンポジウム講演, (広島), 2000年3月.
237. 浅井 哲也, 雨宮 好仁, "アナログ-ディジタル混載型ハフ変換LSIの設計," 電子情報通信学会総合大会, (広島), 2000年3月.
238. 藤原 孝信, 赤澤 正道, 雨宮 好仁, "機能変更の可能な三次元セルラーニューラルネットワーク回路," 電子情報通信学会総合大会, (広島), 2000年3月.
239. 砂山 辰彦, 池辺 将之, 浅井 哲也, 雨宮 好仁, "νMOS画像処理システムによる移動物体の検出," 電子情報通信学会総合大会, (広島), 2000年3月.
240. 猪口 誉敏, 山田 崇史, 雨宮 好仁, "磁束量子回路によるアナログコンピューティング," 電子情報通信学会総合大会, (広島), 2000年3月.
241. 幸谷 真人, 浅井 哲也, 雨宮 好仁, "アナログ-ディジタル混載型CMOS回路による二次元動き検出," 電子情報通信学会総合大会, (広島), 2000年3月.
242. 林 秀樹, 浅井 哲也, 雨宮 好仁, "アナログ電子回路化に適した相対奥行き検出モデル," 電子情報通信学会総合大会, (広島), 2000年3月.
243. 加藤 博武, 浅井 哲也, 雨宮 好仁, "視覚対象に追従するアナログ電子回路の試作と評価," 電子情報通信学会総合大会, (広島), 2000年3月.
244. 山田 崇史, 葛西 誠也, 雨宮 好仁, 長谷川 英機, "量子ドットアレイによるグラフ論理システム," 応用物理学会春季大会, (東京), 2000年3月.
245. 木下 純臣, 山田 崇史, 葛西 誠也, 雨宮 好仁, 長谷川 英機, "共有二分決定グラフにもとづく量子ドット回路の設計," 応用物理学会春季大会, (東京), 2000年3月.
246. 赤澤 正道, 金編 健太郎, 葛西 誠也, 雨宮 好仁, 長谷川 英機, "ショットキーラップゲート構造を用いた単電子インバータの作成と評価," 応用物理学会春季大会, (東京), 2000年3月.
247. 浅井 哲也, 雨宮 好仁, "視覚対象の方位選択を行うアナログハフ変換LSIの設計," 電子情報通信学会 ニューロコンピューティング研究会, NC99-179, (玉川), 2000年3月.
248. 山田 崇史, 木下 純臣, 葛西 誠也, 雨宮 好仁, 長谷川 英機, "量子ドットアレイによるグラフ論理システム," 電子情報通信学会 電子デバイス研究会, ED99-306, 2000年2月.
249. 金編 健太郎, 赤澤 正道, 雨宮 好仁, "単電子インバータ回路の設計と多値特性の導出," 電子情報通信学会 回路とシステム研究会, CAS99-101, (石川), 2000年1月.
250. 幸谷 真人, 浅井 哲也, 雨宮 好仁, "二次元局所速度の重み付けスカラー和による動き方向検出モデルのアナログ集積回路設計," 第3回システムLSIワークショップ, (滋賀), 1999年11月.
251. 山田 崇史, 猪口 誉敏, 雨宮 好仁, "磁束量子回路によるアナログコンピューティング—磁束量子パラメトロンで組み合わせ問題を解く—," 電子情報通信学会 超伝導エレクトロニクス研究会, SCE99-26, 1999年10月.
252. 雨宮 好仁, "量子コンピュータの基礎—エレクトロニクスの立場から—," 日本学術振興会 第151委員会 第51回研究会, 1999年9月.
253. 浅井 哲也, 雨宮 好仁, "相関型動き検出アナログ電子回路による三次元奥行き計測," 日本神経回路学会第9回全国大会, P1-30, (札幌), 1999年9月.
254. 浅井 哲也, 幸谷 真人, 雨宮 好仁, "二次元局所速度の重み付けスカラー和による動き方向検出神経場モデル," 電子情報通信学会ソサイエティ大会 シンポジウム講演, (船橋), 1999年9月.
255. 砂山 辰彦, 池辺 将之, 雨宮 好仁, "Difference-of-Gaussian処理を行うνMOSセルオートマトン回路," 電子情報通信学会ソサイエティ大会, (船橋), 1999年9月.
256. 幸谷 真人, 浅井 哲也, 雨宮 好仁, "二次元動き方向選択性を持つ神経ネットワークのアナログ電子回路設計," 電子情報通信学会ソサイエティ大会, (船橋), 1999年9月.
257. 猪口 誉敏, 山田 崇史, 雨宮 好仁, "磁束量子を信号担体とするグラフ論理回路," 電子情報通信学会ソサイエティ大会, (船橋), 1999年9月.
258. 藤原 孝信, 赤澤 正道, 雨宮 好仁, "νMOSを用いた三次元セルラーニューラルネットワーク," 電子情報通信学会ソサイエティ大会, (船橋), 1999年9月.
259. 赤澤 正道, 雨宮 好仁, "多種の終端を持つBDDにもとづく磁束転送論理回路," 電子情報通信学会ソサイエティ大会, (船橋), 1999年9月.
260. 金編 健太郎, 赤澤 正道, 雨宮 好仁, 新田 秀彦, "単電子多値論理回路の温度特性," 応用物理学会秋季大会, (神戸), 1999年9月.
261. 木下 純臣, 赤澤 正道, 雨宮 好仁, "電荷転送形単電子デバイスの転送クロック設計," 応用物理学会秋季大会, (神戸), 1999年9月.
262. 藤原 孝信, 赤澤 正道, 雨宮 好仁, "ニューロンMOSを用いた3次元セルラーニューラルネットワーク回路の設計," 電子情報通信学会 回路とシステム研究会, CAS99-26, 1999年6月.
263. 猪口 誉敏, 山田 崇史, 朝日 昇, 雨宮 好仁, "リードマラーグラフにもとづく磁束転送論理回路," 電子情報通信学会総合大会, 1999年3月.
264. 山田 崇史, 朝日 昇, 雨宮 好仁, "単電子回路による多値状態ニューロンデバイス〜2次関数の整数計画問題を解くニューラルネットワーク," 電子情報通信学会総合大会, 1999年3月.
265. 池辺 将之, 黄 志雄, 雨宮 好仁, 本間 久仁彦, "νMOSセルオートマトン回路の低電力設計," 電子情報通信学会総合大会, C-12-50, (東京), 1999年3月.
266. 山田 崇史, 赤澤 正道, 雨宮 好仁, "単電子回路によるボルツマンデバイス," 電子情報通信学会 ニューロコンピューティング研究会, NC98-113, 1999年3月.
267. 徳田 恵理子, 朝日 昇, 赤澤 正道, 雨宮 好仁, "量子ホップフィールドネットワークによる最適化問題の求解," 電子情報通信学会 ニューロコンピューティング研究会, NC98-163, 1999年3月.
268. 金編 健太郎, 赤澤 正道, 雨宮 好仁, "単電子多値しきい素子による全加算器の構成," 応用物理学会春季大会, (野田), 1999年3月.
269. 山田 崇史, 朝日 昇, 雨宮 好仁, "磁束量子を利用したペトリネットデバイス," 電気学会 計測研究会, IM-99-11, (東京), 1999年2月.
270. 朝日 昇, 山田 崇史, 赤澤 正道, 雨宮 好仁, "二分決定グラフにもとづく磁束転送論理回路〜32ビット加算器の回路設計," 電子情報通信学会 超伝導研究会, SCE43-50, 1998年11月.
271. 山田 崇史, 朝日 昇, 雨宮 好仁, "磁束転送回路によるベトリネットデバイス," 電子情報通信学会 超伝導研究会, SCE51-56, 1998年11月.
272. 朝日 昇, 赤澤 正道, 雨宮 好仁, "二分決定グラフ形の磁束転送論理回路," 電子情報通信学会ソサイエティ大会, 1998年10月.
273. 徳田 恵理子, 朝日 昇, 赤澤 正道, 雨宮 好仁, "量子ホップフィールドネットワークによる最適化問題の求解," 電子情報通信学会ソサイエティ大会, 1998年10月.
274. 朝日 昇, 雨宮 好仁, "磁束転送回路によるベトリネットデバイス," 電子情報通信学会ソサイエティ大会, 1998年10月.
275. 金編 健太郎, 赤澤 正道, 雨宮 好仁, 新田 秀彦, "単電子多値インバータ回路による多値メモリ機能," 応用物理学会春季大会, (東広島), 1998年9月.
276. 朝日 昇, 赤澤 正道, 雨宮 好仁, "二分決定グラフ形の磁束転送論理回路," 応用物理学会秋季大会, 1998年9月.
277. 赤澤 正道, 朝日 昇, 雨宮 好仁, "共有二分決定グラフにもとづく磁束転送論理回路," 応用物理学会秋季大会, 1998年9月.
278. 岩村 広樹, 朝日 昇, 赤澤 正道, 雨宮 好仁, "単電子クロックドインバータを用いた多数決回路の構成," 応用物理学会秋季大会, 1998年9月.
279. 池辺 将之, 呉 南健, 雨宮 好仁, "νMOSセルオートマトンを用いたカオス暗号処理回路," 電子情報通信学会ソサイエティ大会, C-12-37, (山梨), 1998年9月.
280. 朝日 昇, 赤澤 正道, 雨宮 好仁, "二分決定グラフ形の磁束転送論理回路," 電子情報通信学会 超伝導研究会, SCE49-56, 1998年7月.
281. 池辺 将之, 呉 南健, 雨宮 好仁, "νMOSセルオートマトンによるカオス暗号処理回路," 電子情報通信学会総合大会, C-12-71, (平塚), 1998年3月.
282. 金編 健太郎, 赤澤 正道, 雨宮 好仁, "方向性トンネル接合の閉ループ回路を流れる循環電流," 応用物理学会春季大会, (東京), 1998年3月.
283. 朝日 昇, 赤澤 正道, 雨宮 好仁, "単電子BDD論理回路におけるトンネル接合のバラツキの影響," 応用物理学会春季大会, 1998年3月.
284. 朝日 昇, 赤澤 正道, 雨宮 好仁, "単電子BDDシステムの出力インターフェイス回路," 応用物理学会秋季大会, 1997年10月.
285. 朝日 昇, 赤澤 正道, 雨宮 好仁, "単電子ステップインバータ," 電子情報通信学会ソサイエティ大会, 1997年10月.
286. 本間 久仁彦, 朝日 昇, 池辺 将之, 雨宮 好仁, "単電子セルオートマトン回路," 電子情報通信学会ソサイエティ大会, 1997年10月.
287. 大内 崇広, 朝日 昇, 雨宮 好仁, "単電子ステップインバータによるニューロン回路," 電子情報通信学会ソサイエティ大会, 1997年10月.
288. 徳田 恵理子, 朝日 昇, 赤澤 正道, 雨宮 好仁, "単電子回路を用いた量子アナログコンピューティング," 応用物理学会秋季大会, 1997年10月.
289. 池辺 将之, 本間 久仁彦, 赤澤 正道, 雨宮 好仁, "νMOSセルオートマトン回路の低電力設計," 電子情報通信学会ソサイエティ大会, C-12-51, (東京), 1997年9月.
290. 本間 久仁彦, 朝日 昇, 池辺 将之, 雨宮 好仁, "画像処理用単電子セルオートマトン回路の設計," 電子情報通信学会 電子デバイス研究会, ED76-104, 1997年7月.
291. 赤澤 正道, 朝日 昇, 雨宮 好仁, "単電子BDDデバイスによる論理回路の構成," 電子情報通信学会 電子デバイス研究会, ED96-217, 1997年4月.
292. 池辺 将之, 雨宮 好仁, "任意テンプレート処理を行うセルオートマトン回路," 電子情報通信学会総合大会, C-12-54, (大阪), 1997年3月.
293. 朝日 昇, 赤澤 正道, 雨宮 好仁, "単電子BDD論理回路における熱雑音の影響," 応用物理学会春季大会, 1997年3月.
294. 徳田 恵理子, 朝日 昇, 赤澤 正道, 雨宮 好仁, "単電子回路によるホップフィールドネットワーク," 応用物理学会春季大会, 1997年3月.
295. 池辺 将之, 浅野 琢磨, 雨宮 好仁, "多入力に適した多数決回路の歩留まり予測," 電気学会北海道支部大会, 330, (札幌), 1996年10月.
296. 池辺 将之, 浅野 琢磨, 雨宮 好仁, "νMOS多入力多数決回路の歩留まり予測," 電子情報通信学会ソサイエティ大会, C-528, (金沢), 1996年9月.
297. 池辺 将之, 浅野 琢磨, 雨宮 好仁, "多入力多数決回路の歩留まり予測," 電子情報通信学会 集積回路研究会, ICD-96-131, (九州), 1996年9月.
298. 池辺 将之, 雨宮 好仁, "セルオートマトン用の単電子しきい論理回路−νSETの提案−," 応用物理学会秋季大会, 9p-B-16, (九州), 1996年9月.
299. 朝日 昇, 赤澤 正道, 雨宮 好仁, "二分決定グラフ（BDD）デバイスによる単電子論理回路," 応用物理学会秋季大会, 1996年9月.
300. 池辺 将之, 雨宮 好仁, "図形の細線化・縮退処理を行うセルオートマトン回路," 電子情報通信学会総合大会, C-578, (東京), 1996年3月.
301. 朝日 昇, 赤澤 正道, 雨宮 好仁, "二分決定グラフによるシングルエレクトロン論理回路," 応用物理学会春季大会, 1996年3月.
302. 池辺 将之, 浅野 琢磨, 亀石 浩司, 雨宮 好仁, "多入力に適した多数決回路," 電気学会北海道支部大会, 324, (札幌), 1995年11月.
303. 池辺 将之, 浅野 琢磨, 亀石 浩司, 雨宮 好仁, "νMOSによる多入力多数決回路," 電子情報通信学会ソサイエティ大会, C-496, (東京), 1995年9月.
304. 朝日 昇, 赤澤 正道, 雨宮 好仁, "2分決定グラフのデバイス化," 応用物理学会秋季大会, 1995年8月.
305. 池辺 将之, 亀石 浩司, 雨宮 好仁, "νMOSセルオートマトンによる図形細線化回路," 電子情報通信学会 集積回路研究会, ICD-95-9, (新潟), 1995年6月.
306. 柴田 直人, 朝日 昇, 雨宮 好仁, "ニューロネットワークによる関数解析," 電子情報通信学会ニューロコンピューティング研究会, NC95-24, 1995年6月.
307. 池辺 将之, 亀石 浩司, 雨宮 好仁, "νMOSセルオートマトンによる輪郭抽出," 電子情報通信学会総合大会, C-635, (九州), 1995年3月.
308. 柴田 直人, 朝日 昇, 雨宮 好仁, "ニューロネットワークによる変分解析," 電子情報通信学会総合大会, 1995年3月.
309. 朝日 昇, 柴田 直人, 雨宮 好仁, "ニューロネットワークによる関数解析," 電子情報通信学会ソサイエティ大会, 1994年9月.
310. 朝日 昇, 雨宮 好仁, "アナログニューロLSIに用いる微分関数回路の提案," 電子情報通信学会総合大会, 1994年3月.