卒業生とその進路

単電子ボルツマンマシンの駆動方法に関する研究


本間 慶正

2002 年度 卒 /修士(工学)

修士論文の概要

本研究は、組合せ最適化問題の求解に有効である新しいハードウェアの開拓に関するものである。組合せ最適化問題とは、有限の組合せの中からその問題固有の目的関数(コスト関数)を最小(または最大)にする最適解を求める問題である。これまでに、組合せ最適化問題の求解に関するさまざまな研究がおこなわれてきている。しかし、この問題を解く最適な手法、ハードウェアは未だ確立されていない。そこで、本研究では組合せ最適化問題を解くハードウェアを提案する。これにより、その求解に有効な機能デバイスの開拓を目指す。

組合せ最適化問題の解を逐次処理型計算機で求める場合、非実用的な時間がかかることが知られている。これは、組合せの総パターン数が入力サイズの指数関数となるからであり、全パターンを網羅することが実用的な時間において不可能となるためである。つまり、現在主流となっている逐次処理型アーキテクチャは本質的にこのような問題に不向きであるといえる。

現在、組合せ最適化問題のように効率的な解法が知られていない問題に対するアプローチとして、ニューラルネットワークによる並列処理型アーキテクチャが注目されている。その具体的な手法にボルツマンマシンによる求解法がある。ボルツマンマシンはホップフィールドネットワーク(相互結合型ニューラルネットワーク)を拡張したものであり、確率的な動作をする。対象とする問題のコスト関数をボルツマンマシンのネットワークエネルギー関数に焼き直し、確率変数を最適なスケジュールに基づき操作すると、理論的に最適解へ収束することが証明されている。そこで、本研究では組合せ最適化問題を解くハードウェアの動作モデルとしてボルツマンマシンを用いた。

ボルツマンマシンは確率的な動作をするため、CMOS回路で構成すると乱数発生器などが必要となり集積化が難しくなる。そのため、本研究では回路素子として単電子デバイスを用いた。単電子デバイスは、単一電子の動きを制御できる回路である。具体的には確率的に起こる電子のトンネル現象と、クーロンブロッケード現象を利用して電子の動きを制御し、情報処理をおこなうものである。つまり、単電子デバイスの特徴である電子の確率的なトンネル現象を有効に活用することで、コンパクトな回路構成を実現することができる。

学術論文

  1. Uemura T., Honma S., Marukame T., and Yamamoto M., "Novel Magnetic Random Access Memory Cell Consisting of Magnetic Tunnel Junction Connected in Parallel with Negative Differential Resistance Device," Japanese Journal of Applied Physics, vol. 43, no. 4B, pp. 2114-2117 (2004).
  2. Uemura T., Honma S., Marukame T., and Yamamoto M., "Large Enhancement of Tunneling Magneto-resistance Ratio in Magnetic Tunnel Junction Connected in Series with Tunnel Diode," Japanese Journal of Applied Physics, vol. 43, no. 1AB, pp. L44-L46 (2004).
  3. Uemura T., Honma S., Marukame T., and Yamamoto M., "Proposal and experimental demonstration of magnetic tunnel junction connected in parallel with tunnel diode," Electronics Letters, vol. 39, no. 21, pp. 1549-1551 (2003).

国際会議

  1. Yamada T., Honma Y., Asai T., and Amemiya Y., "Reaction-diffusion chip implementing analog cellular-automaton model," Extended Abstracts of the 2002 International Conference on Solid State Devices and Materials, pp. 368-369, Nagoya, Japan (Sep. 17-20, 2002).

国内学会

  1. 山田 崇史, 本間 慶正, 浅井 哲也, 雨宮 好仁, "アナテジ混載オシレータLSIによる分散PLLネットワークのハードウェアエミュレーション," 電子情報通信学会 集積回路研究会, (浜松), 2002年9月.
  2. 本間 慶正, 山田 崇史, 浅井 哲也, 雨宮 好仁, "アナログ抵抗回路網を用いたセルオートマトンLSIの設計," 電子情報通信学会ソサイエティ大会, (宮崎), 2002年9月.
  3. 山田 崇史, 本間 慶正, 浅井 哲也, 雨宮 好仁, "BZ反応拡散チップ: アナログセルオートマトンモデルとそのハードウェア実装," 電子情報通信学会総合大会, (東京), 2002年3月.