北海道大学 大学院情報科学研究院

卒業生とその進路

サブスレッショルドCMOS演算増幅器によるオフセット補償回路に関する研究


飯田 智貴

2009 年度 卒 ／修士（工学）

修士論文の概要

本研究は、MOSFETのサブスレッショルド領域での特性を利用した新しいアナログ回路アーキテクチャの開発を目的とするものである。

集積回路においては容量と抵抗はそれらの値に比例して素子面積が大きくなるので、大容量キャパシタや高抵抗素子は集積化が困難である。しかし、アナログ集積回路を構成する上では、大容量や高抵抗をチップ上で使用できれば便利なことが多い。よって大容量キャパシタや高抵抗素子の動作をMOSFET回路で等価的に実現する手法を検討した。大容量、高抵抗を小面積MOSFET回路に置き換えることができるならば、従来は外部に接続していた素子をチップ上に搭載できるので回路構成が簡単になる。本研究では、サブスレッショルド領域で動作するMOSFET回路を使用した。サブスレッショルド回路は動作電流が微小なため、非常に大きな時定数を持つ。これを利用して大容量キャパシタや高抵抗素子の動作を模擬する方法を提案した。はじめにサブスレッショルドCMOS演算増幅器が大きい時定数を持つことを確認した。次に、それを大容量キャパシタや高抵抗素子の代わりに用いた新しい回路技術として、高利得増幅器のオフセット補償、多段増幅器の段間結合、およびレベルシフト回路について提案した。実際に回路を試作し評価をおこなった。また、サブスレッショルドCMOS演算増幅器を駆動するための微小電流の発生方法について述べた。最後に、ここまでの研究で提案したMOSFETのサブスレッショルド領域での特性を利用した回路技術の応用として、センサネットワークのための低消費電力ウェイクアップレシーバの検討を行った。

学術論文

  1. Takahagi K., Matsushita H., Iida T., Ikebe M., Amemiya Y., and Sano E., "Low-power wake-up receiver with subthreshold CMOS circuits for wireless sensor networks," Analog Integrated Circuits and Signal Processing, vol. 75, no. 2, pp. 199-205 (2013).

国際会議

  1. Iida T., Asai T., Amemiya Y., and Sano E., "An offset compensation method using subthreshold CMOS operational amplifiers for fully differential amplifiers," Integrated Circuits and Devices in Vietnam 2010, Ho Chi Minh, Vietnam (Aug. 16, 2010).
  2. Iida T., Asai T., Sano E., and Amemiya Y., "Offset cancellation with subthreshold-operated feedback circuit for fully differential amplifiers," Proceedings of the 16th IEEE International Conference on Electronics, Circuits, and Systems, pp. 140-143, Hammamet, Tunisia (Dec. 13-16, 2009).
  3. Iida T., Asai T., Sano E., and Amemiya Y., "Level-shift circuit using subthreshold-operated CMOS operational amplifiers," Proceedings of the 24th International Technical Conference on Circuits/Systems, Computers and Communications, pp. 209-212, Jeju Island, Korea (Jul. 5-8, 2009).

国内学会

  1. 松下 拓道, 飯田 智貴, 雨宮 好仁, 佐野 栄一, "低消費電力CMOSウェイクアップ受信機," LSIとシステムのワークショップ2010 , (北九州), 2010年5月.
  2. 山本 和輝, 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS回路のためのナノアンペア電流源," 電子情報通信学会ソサイエティ大会, (新潟), 2009年9月.
  3. 飯田 智貴, 浅井 哲也, 佐野 栄一, 雨宮 好仁, "サブスレッショルドCMOSオペアンプによるレベルシフト回路," VDECデザイナーフォーラム2009, P-19, (東京), 2009年6月.
  4. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS演算増幅器とその応用," LSIとシステムのワークショップ2009, (北九州), 2009年5月.
  5. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS演算増幅器による大容量キャパシタ等価素子," 第22回 回路とシステム軽井沢ワークショップ, (長野), 2009年4月.
  6. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS演算増幅器によるオフセット補償回路," 電子情報通信学会総合大会, (松山), 2009年3月.
  7. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS演算増幅器によるハイパスフィルタ回路," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
  8. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOSオペアンプを用いたオフセット電圧補正技術," VDECデザイナーフォーラム2008, P-08, (東京), 2008年6月.
  9. 飯田 智貴, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS演算増幅器によるオフセット除去," 電子情報通信学会総合大会, (北九州), 2008年3月.

Copyright © 1999-2024 Tetsuya ASAI & Laboratories for Advanced LSI Engineering (LALSIE), Hokkaido University. All Rights Reserved.