北海道大学 大学院情報科学研究院

卒業生とその進路

MOSFETのサブスレッショルド特性を利用した低消費電力アナログCMOS集積回路技術に関する研究


上野 憲一

2009 年度 卒 ／博士（工学）
平成19年度〜21年度 日本学術振興会特別研究員

博士論文の概要

本研究は、MOSFETのサブスレッショルド特性を利用して極めて微小な電力で動作するLSIの回路設計技術を確立することを目的に、 MOSFETのサブスレッショルド領域動作を利用した低消費電力センサアナログ集積回路技術に関する研究の成果をまとめたものである。

MOSFETのサブスレッショルド領域では、ナノアンペア（nA）オーダーの微小電流が流れている。この領域で回路を動作させることで、現行のLSIと比較して消費電力を3桁以上削減することが可能であり、回路システムを数マイクロワットオーダの極低消費電力で構成することができる。これはボタン電池等の微小エネルギー源のもとで回路を駆動させた場合を想定すると、数年間に渡る長期連続動作が可能になる。このような、数マイクロワット級の極低消費電力で動作するLSIシステムが実現されると、これまで技術的な課題が多く適用することが出来なかった様々なLSIアプリケーションを開拓することができる。また、これまでLSIを使用することが想定されなかった様々な分野への応用も期待される。そこで、本研究では、サブスレッショルド領域動作を前提とした回路設計手法の確立、さらに、サブスレッショルド領域で現れるデバイス特性を積極的に利用することで従来にない機能的なアプリケーションの開拓を行った。

はじめに、通常LSIの低消費電力化とサブスレッショルド動作手法による低消費電力化の違いを明確にした。次にMOSFETのサブスレッショルド領域における物理特性を解析した。特に、温度・製造プロセスバラツキの解析を行い、その解析結果を基にした回路設計指針についてまとめた。特に、本提案手法を用いて構成した回路の問題点を明らかにして、設計指針、解決手法についてまとめた。次に、サブスレッショルド領域動作によるLSIシステムに必要な要素回路技術について、その設計手法の確立を目指した。要素回路技術の中でも特に重要である参照電圧源、参照電流源、参照クロック源は、従来の回路構成では消費電力が大きいため本提案システムに使用することができない。そこで、従来の参照回路を低消費電力した際の問題点を明らかにして、サブスレッショルドLSIシステムに適した、極低消費電力で動作する要素回路技術について検討を行った。

次いで、具体的な極低消費電力LSIアプリケーションとして、サブスレッショルド領域における温度敏感性を利用したスマート温度センサLSIの検討を行った。実際にセンサ回路の試作を行い、測定により10μW程度の極低電力で動作することを確認した。さらに、もう一つの具体的なLSIアプリケーションとして、食品や医薬品等の品質劣化をハードウェア上で動的に監視するセンサ回路の検討を行った。このセンサ回路に関しても、実際に試作を行い、測定により様々な食品等の品質劣化を模擬できることを確認し、効率的な品質保証を実現できることを示した。

最後に、製造プロセスバラツキ補正のための回路技術について検討を行った。MOSFETのしきい値電圧バラツキは、電流電圧特性を大きく変化させ、回路動作特性に深刻な影響を与える。そこで、しきい値電圧の絶対精度バラツキを補正するために、オンチップでしきい値電圧をモニタリングする回路技術を構築した。実際に、この補正回路技術を用いてプロセスバラツキに依存しない参照電流の生成、演算増幅器の特性バラツキ補正、電圧制御発振器の周波数・消費電力バラツキ補正を行い、プロセスバラツキによる回路性能の劣化を60--80%改善できることを確認した。

学術論文

  1. Ueno K., Asai T., and Amemiya Y., "Low-power temperature-to-frequency converter consisting of subthreshold CMOS circuits for integrated smart temperature sensors," Sensors and Actuators A: Physical, vol. 165, no. 1, pp. 132-137 (2011).
  2. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 1-uW, 600-ppm/°C current reference circuit consisting of subthreshold CMOS circuits," IEEE Transactions on Circuits and Systems II, vol. 57, no. 9, pp. 681-685 (2010).
  3. Tsugita Y., Ueno K., Hirose T., Asai T., and Amemiya Y., "An on-chip PVT compensation technique with current monitoring circuit for low-voltage CMOS digital LSIs," IEICE Transactions on Electronics, vol. E93-C, no. 6, pp. 835-841 (2010).
  4. Asai S., Ueno K., Asai T., and Amemiya Y., "High-resistance resistor consisting of a subthreshold CMOS differential pair," IEICE Transactions on Electronics, vol. E93-C, no. 6, pp. 741-746 (2010).
  5. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "Floating millivolt reference for PTAT current generation in subthreshold MOS LSIs," 映像情報メディア学会誌, vol. 63, no. 12, pp. 1877-1880 (2009).
  6. Ueno K., Hirose T., Asai T., and Amemiya Y., "Low-voltage process-compensated VCO with on-chip process monitoring and body-biasing circuit techniques," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E92-A, no. 12, pp. 3079-3081 (2009).
  7. 次田 祐輔, 廣瀬 哲也, 上野 憲一, 浅井 哲也, 雨宮 好仁, "Process compensation techniques for low-voltage CMOS digital circuits," 映像情報メディア学会誌, vol. 63, no. 11, pp. 1667-1670 (2009).
  8. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 300-nW, 15-ppm/°C, 20-ppm/V CMOS voltage reference circuit consisting of subthreshold MOSFETs," IEEE Journal of Solid-State Circuits, vol. 44, no. 7, pp. 2047-2054 (2009).
  9. Ueno K., Hirose T., Asai T., and Amemiya Y., "CMOS smart sensor for monitoring the quality of perishables," IEEE Journal of Solid-State Circuits, vol. 42, no. 4, pp. 798-803 (2007).
  10. Ueno K., Hirose T., Asai T., and Amemiya Y., "A CMOS watchdog sensor for certifying the quality of various perishables with a wider activation energy," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E89-A, no. 4, pp. 902-907 (2006).

書籍／チャプター

  1. Ueno K., "CMOS voltage and current reference circuits consisting of subthreshold MOSFETs --Micropower circuit components for power-aware LSI applications--," Solid State Circuits Technologies, J.W. Swart, Ed., pp. 1-24, InTech (2010).
  2. Hirose T., Ueno K., Asai T., and Amemiya Y., "Single-flux-quantum circuits for spiking neuron devices," Brain-Inspired IT II, Ishii K., Natsume K., and Hanazawa A., Eds., International Congress Series, vol. 1291, pp. 221-224, Elsevier, Netherlands (2006).

特許

  1. Hirose T., Asai T., Amemiya Y., and Ueno K., "Reference voltage generation circuit," 国際公開番号 WO 2009/014042, 国際公開日 2009年1月29日.
  2. 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, 上野 憲一, "基準電圧発生回路," 特願2007-191106 (2007年7月23日).

招待講演／セミナー

  1. Ueno K., "Micropower LSIs consisting of subthreshold CMOS circuits for smart sensor applications," 2009 CMOS Emerging Technologies Workshop: Research & Business Opportunities Ahead, Vancouver, Canada (Sep. 23-25, 2009).
  2. 上野 憲一, "ゼロから始めたLSI設計〜雨宮研究室の設計事例を通して〜," VDECデザイナーフォーラム2007（若手の会）, Shinshinotsu, Japan (Sep. 17-18, 2007).

国際会議

  1. Shimada H., Ueno K., Asai T., and Amemiya Y., "On-chip power supply for subthreshold-operated CMOS LSIs," Proceedings of the 9th International Conference on System Science and Simulation in Engineering, pp. 198-200, Iwate, Japan (Oct. 4-6, 2010).
  2. Ueno K., Shimada H., Asai T., and Amemiya Y., "Low-voltage power supply regulator for subthreshold-operated CMOS digital LSIs," 2010 International Conference on Solid State Devices and Materials, Tokyo, Japan (Sep. 22-24, 2010).
  3. Ueno K., Asai T., and Amemiya Y., "Ultra-low power LSIs consisting of subthreshold CMOS circuits --Micropower circuit components for power-aware LSI applications--," Proceedings of the 3rd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 259-260, Sapporo, Japan (Jan. 18-20, 2010).
  4. Ueno K., Asai T., and Amemiya Y., "A 0.02-to-2-MHz tunable clock reference circuit for intermittent pulse generators," Proceedings of the 2009 IEEJ International Analog VLSI Workshop, pp. 5-10, Chiangmai, Thailand (Nov. 18-20, 2009).
  5. Ueno K., Asai T., and Amemiya Y., "A 30-MHz 90-ppm/°C fully-integrated clock reference generator with frequency-locked loop," Proceedings of the 35th European Solid-State Circuits Conference, pp. 392-395, Athens, Greece (Sep. 14-18, 2009).
  6. Ueno K., Asai T., and Amemiya Y., "A PTAT voltage source consisting of subthreshold MOSFETs for temperature sensor LSIs," Proceedings of the 24th International Technical Conference on Circuits/Systems, Computers and Communications, pp. 225-226, Jeju Island, Korea (Jul. 5-8, 2009).
  7. Asai S., Ueno K., Asai T., and Amemiya Y., "High-resistance resistors consisting of subthreshold-operated CMOS circuits ---LSI implementation of 1-1000 mega ohm resistors----," Proceedings of the 24th International Technical Conference on Circuits/Systems, Computers and Communications, pp. 221-224, Jeju Island, Korea (Jul. 5-8, 2009).
  8. Ueno K., Asai T., and Amemiya Y., "Temperature-to-frequency converter consisting of subthreshold MOSFET circuits for smart temperature-sensor LSIs," Proceedings of the 15th International Conference on Solid-State Sensors, Actuators and Microsystems, pp. 2433-2436, Denver, U.S.A. (Jun. 21-25, 2009).
  9. Ueno K., Asai T., and Amemiya Y., "Low-power clock reference circuit for intermittent operation of subthreshold LSIs," Proceedings of the 2009 International Symposium on Circuits and Systems, pp. 5-8, Taipei, Taiwan (May 24-27, 2009).
  10. Tsugita Y., Ueno K., Hirose T., Asai T., and Amemiya Y., "On-chip PVT compensation techniques for low-voltage CMOS digital LSIs," Proceedings of the 2009 International Symposium on Circuits and Systems, pp. 1565-1568, Taipei, Taiwan (May 24-27, 2009).
  11. Ueno K., Asai T., and Amemiya Y., "An ultra-low power clock reference generator for subthreshold LSIs," Proceedings of the 2009 International Symposium on Multimedia and Communication Technology, pp. 230-234, Bangkok, Thailand (Jan. 22-23, 2009).
  12. Ueno K., Hirose T., Asai T., and Amemiya Y., "An ultra-low power CMOS voltage reference circuit based on subthreshold MOSFETs for on-chip process compensation in analog circuits," Proceedings of the 2nd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 249-250, Sapporo, Japan (Jan. 20-21, 2009).
  13. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 300 nW, 7 ppm/°C CMOS voltage reference circuit based on subthreshold MOSFETs," Proceedings of the 14th Asia and South Pacific Design Automation Conference, pp. 95-96, Yokohama, Japan (Jan. 19-22, 2009).
  14. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 46-ppm/°C temperature and process compensated current reference with on-chip threshold voltage monitoring circuit," Proceedings of the IEEE Asian Solid-State Circuits Conference 2008, pp. 161-164, Fukuoka, Japan (Nov. 3-5, 2008).
  15. Ueno K., Asai T., and Amemiya Y., "Current reference circuit for subthreshold CMOS LSIs," Extended Abstract of the 2008 International Conference on Solid State Devices and Materials, pp. 1000-1001, Ibaraki, Japan (Sep. 23-26, 2008).
  16. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 0.3-µW, 7 ppm/°C CMOS voltage reference circuit for on-chip process monitoring in analog circuits," Proceedings of the 34th European Solid-State Circuits Conference, pp. 398-401, Edinburgh, U.K. (Sep. 15-19, 2008).
  17. Ueno K., Hirose T., Asai T., and Amemiya Y., "CMOS voltage reference based on the threshold voltage of a MOSFET," Extended abstract of the 2007 International Conference on Solid State Devices and Materials, pp. 486-487, Ibaraki, Japan (Sep. 18-21, 2007).
  18. Ueno K., Hirose T., Asai T., and Amemiya Y., "Floating millivolt reference for PTAT current generation in subthreshold MOS LSIs," Proceedings of the 2007 IEEE International Symposium on Circuits and Systems, pp. 3748-3751, New Orleans, U.S.A. (May 27-30, 2007).
  19. Ueno K., Hirose T., Asai T., and Amemiya Y., "Ultralow-power smart temperature sensor consisting of subthreshold MOS circuits," Collected Papers of the 4th International Symposium on Ubiquitous Knowledge Network Environment, p. 73, Sapporo, Japan (Mar. 5-7, 2007).
  20. Ueno K., Hirose T., Asai T., and Amemiya Y., "Ultralow-power smart temperature sensor with subthreshold CMOS circuits," Proceedings of the 2006 International Symposium on Intelligent Signal Processing and Communication Systems, pp. 546-549, Tottori, Japan (Dec. 12-15, 2006).
  21. Ueno K., Hirose T., Asai T., and Amemiya Y., "A watchdog sensor for assuring the quality of various perishables with subthreshold CMOS circuits," Proceedings of the 2006 Symposia on VLSI Technology and Circuits, pp. 194-195, Honolulu, U.S.A. (Jun. 13-17, 2006).
  22. Ueno K., Hirose T., Asai T., and Amemiya Y., "A CMOS watch-dog sensor for guaranteeing the quality of perishables," Technical Program and Abstracts of the 4th IEEE Conference on Sensors, p. 186, California, U.S.A. (Oct. 31-Nov. 3, 2005).
  23. Hirose T., Ueno K., Asai T., and Amemiya Y., "Single-flux-quantum circuits for spiking neuron devices," Proceedings of the 2nd International Conference of Brain-inspired Information Technology, p. 67, Kita-kyushu, Japan (Oct. 7-9, 2005).

受賞

  1. 上野 憲一, 浅井 哲也, 雨宮 好仁, 廣瀬 哲也, "極低消費電力LSIのためのCMOS参照電流源回路," 電気学会 - 優秀論文発表A賞（IEEJ Excellent Presentation Award）, Sep. 2010.
  2. Ueno K., Asai T., and Amemiya Y., "A 0.02-to-2-MHz tunable clock reference circuit for intermittent pulse generators," 2009 IEEJ International Analog VLSI Workshop - Best Paper Award, Nov. 2009.
  3. 上野 憲一, "サブスレッショルドCMOS回路を用いたPTATクロックパルス発生器," 電子情報通信学会エレクトロニクスソサイエティ - 学生奨励賞, Sep. 2009.
  4. 上野 憲一, "LSI設計を通した研究の進め方 〜雨宮研究室の設計事例を通して〜," VDECデザイナーフォーラム2009 - IEEE SSCS Japan Chapter Young Researcher Award, Jun. 2009.
  5. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "CMOS アナログ集積回路のしきい値電圧バラツキ補正のための参照電圧源回路," 第10回LSI IPデザイン・アワード - 研究助成賞, 2008年4月.
  6. 上野 憲一, "ゼロから始めたLSI設計〜雨宮研究室の設計事例を通して〜," VDECデザイナーフォーラム2007 - IEEE SSCS Japan Chapter Young Researcher Award, Sep. 2007.
  7. 上野 憲一, 電子情報通信学会 - 北海道支部長賞（大学院部門）, 2007年3月.
  8. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "広範囲な活性化エネルギーに対応可能なCMOS品質劣化モニタセンサ," 第8回LSI IPデザイン・アワード - 研究助成賞, 2006年5月.
  9. 上野 憲一, "広範囲な活性化エネルギーに対応したCMOS品質劣化モニタセンサ," 第9回システムLSIワークショップ IEEE Solid-State Circuits Society Japan Chapter - 奨励賞, 2005年11月.

国内学会

  1. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS-LSIのためのオンチップ電源回路," 電子情報通信学会ソサイエティ大会, (大阪), 2010年9月.
  2. 松下 拓道, 上野 憲一, 浅井 哲也, 雨宮 好仁, "LSI省電力動作のための間欠スイッチ回路," VDECデザイナーズフォーラム2010, (東京), 2010年6月.
  3. 上野 憲一, "MOSFETのSub-VTH動作を用いた低消費電力CMOS回路技術," 電子情報通信学会総合大会シンポジウム講演（サブスレッショルドCMOS回路技術）, (仙台), 2010年3月.
  4. 松下 拓道, 上野 憲一, 浅井 哲也, 雨宮 好仁, "LSIを間欠動作させるための低電力タイマースイッチ回路," 電子情報通信学会総合大会, (仙台), 2010年3月.
  5. 山本 和輝, 上野 憲一, 浅井 哲也, 雨宮 好仁, "時間軸上のパルス加算による低電力DA変換器," 電子情報通信学会総合大会, (仙台), 2010年3月.
  6. 松下 拓道, 上野 憲一, 浅井 哲也, 雨宮 好仁, "極低電力LSIのための間欠パルス回路," 電子情報通信学会 集積回路研究会, (静岡), 2009年12月.
  7. 山本 和輝, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS LSIのためのナノワットDA変換器," 電子情報通信学会 集積回路研究会, (静岡), 2009年12月.
  8. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "極低消費電力LSIのためのCMOS参照電流源回路," 電気学会-電子回路研究会, (宮崎), 2009年10月.
  9. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS差動対による高抵抗デバイス," 電気学会-電子回路研究会, (宮崎), 2009年10月.
  10. 上野 憲一, 浅井 哲也, 雨宮 好仁, "周波数同期技術を用いたオンチップCMOS参照クロック源回路," 電子情報通信学会 集積回路研究会, (東京), 2009年10月.
  11. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドLSIのためのオンチップ電源〜スイッチングレギュレータとシリーズレギュレータの比較〜," 電子情報通信学会ソサイエティ大会, (新潟), 2009年9月.
  12. 松下 拓道, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS回路による間欠動作スイッチ," 電子情報通信学会ソサイエティ大会, (新潟), 2009年9月.
  13. 上野 憲一, "LSI設計を通した研究の進め方 〜雨宮研究室の設計事例を通して〜," VDECデザイナーフォーラム2009, S-06, (東京), 2009年6月.
  14. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "温度変化を補償したサブスレッショルドCMOS高抵抗回路," VDECデザイナーフォーラム2009, P-18, (東京), 2009年6月.
  15. 嶋田 英人, 上野 憲一, 浅井 哲也, 佐野 栄一, 雨宮 好仁, "0.5V動作LSIのためのオンチップ電源," VDECデザイナーフォーラム2009, P-20, (東京), 2009年6月.
  16. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル集積回路のためのPVTバラツキ補償技術," LSIとシステムのワークショップ2009, (北九州), 2009年5月.
  17. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOSディジタル回路のためのオンチップ電源," LSIとシステムのワークショップ2009, (北九州), 2009年5月.
  18. 上野 憲一, 浅井 哲也, 雨宮 好仁, "MOSFETのサブスレッショルド特性を利用したPTATクロックパルス発生回路," 第22回 回路とシステム軽井沢ワークショップ, (長野), 2009年4月.
  19. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS論理回路のためのオンチップ電源," 第22回 回路とシステム軽井沢ワークショップ, (長野), 2009年4月.
  20. 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS回路を用いたPTATクロックパルス発生器," 電子情報通信学会総合大会, (松山), 2009年3月.
  21. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "温度依存性を考慮したサブスレッショルドCMOS高抵抗回路," 電子情報通信学会総合大会, (松山), 2009年3月.
  22. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "CMOSディジタルシステムのためのPVTバラツキ補正回路," 電子情報通信学会総合大会, (松山), 2009年3月.
  23. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS論理システムのための電源回路," 電子情報通信学会総合大会, (松山), 2009年3月.
  24. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドLSIのための極低消費電力バンドギャップ参照電圧源回路," 電子情報通信学会 シリコンアナログRF研究会, (東京), 2009年3月.
  25. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOSFETを用いた超低消費電力CMOS参照電圧源回路," 電子情報通信学会 集積回路研究会, (札幌), 2008年10月.
  26. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル回路の特性バラツキ補償技術の構築 ," 電子情報通信学会 集積回路研究会, (札幌), 2008年10月.
  27. 小川 太一, 上野 憲一, 嶋田 英人, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS論理回路におけるMOSFET閾値の影響," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
  28. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルド差動回路による高抵抗の生成," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
  29. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル回路のプロセス・温度バラツキ補正技術," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
  30. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル回路のプロセス・温度バラツキ補正アーキテクチャ構築," VDECデザイナーフォーラム2008, P-02, (東京), 2008年6月.
  31. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS回路による高抵抗の生成," VDECデザイナーフォーラム2008, P-05, (東京), 2008年6月.
  32. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "CMOSアナログ回路のチップ間特性バラツキ補正技術のための参照電圧源," VDECデザイナーフォーラム2008, P-09, (東京), 2008年6月.
  33. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "アナログ回路のプロセスばらつき補正のための参照電圧源回路," 電子情報通信学会総合大会, (北九州), 2008年3月.
  34. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル回路の特性バラツキ補正アーキテクチャ," 電子情報通信学会総合大会, (北九州), 2008年3月.
  35. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOSFETの特性バラツキ補正技術に向けた参照電圧源回路," 第11回システムLSIワークショップ, (北九州), 2007年11月.
  36. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS回路によるしきい値電圧を参照した基準電圧源回路," 電子情報通信学会ソサイエティ大会, (鳥取), 2007年9月.
  37. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOSFETのしきい値電圧を参照した基準電圧源回路," 電子情報通信学会 集積回路研究会, pp. 5-10, (神戸), 2007年7月.
  38. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS特性を利用したPTAT電流生成のための微小フローティング電圧源回路," 第20回 回路とシステム軽井沢ワークショップ, pp. 523-528, (軽井沢), 2007年4月.
  39. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOSFETのサブスレッショルド特性を利用したPTAT電流生成用フローティング電圧源," 電子情報通信学会総合大会, (名古屋), 2007年3月.
  40. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "極低消費電力CMOSインテリジェント温度センサLSI," 第10回システムLSIワークショップ, (北九州), 2006年11月.
  41. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOSを利用したスマート温度センサLSI," 電子情報通信学会ソサイエティ大会, (金沢), 2006年9月.
  42. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "広範囲な活性化エネルギーに適応可能なCMOS品質劣化モニタセンサLSI ," 電子情報通信学会 集積回路研究会, pp. 31-36, (札幌), 2006年8月.
  43. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOSFETのサブスレッショルド特性を利用したスマート温度センサLSIの検討," 電子情報通信学会 集積回路研究会, pp. 61-65, (静岡), 2006年7月.
  44. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "様々な食品に対応したCMOS品質劣化モニタセンサ," 電子情報通信学会総合大会, (東京), 2006年3月.
  45. 宮川 敬, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOS論理ゲート回路のサブスレッショルド動作," 電子情報通信学会総合大会, (東京), 2006年3月.
  46. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "広範囲な活性化エネルギーに対応したCMOS品質劣化モニタセンサ," 第9回システムLSIワークショップ, (北九州), 2005年11月.
  47. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "磁束量子回路によるスパイクニューロンデバイス," 電子情報通信学会ソサイエティ大会, (札幌), 2005年9月.
  48. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOSFETを用いた劣化モニター回路," 第18回 回路とシステム軽井沢ワークショップ, pp. 91-96, (軽井沢), 2005年4月.
  49. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "弱反転MOSFETを用いた品質管理・温度履歴モニタ回路," 電子情報通信学会総合大会, (大阪), 2005年3月.

Copyright © 1999-2024 Tetsuya ASAI & Laboratories for Advanced LSI Engineering (LALSIE), Hokkaido University. All Rights Reserved.