北海道大学 大学院情報科学研究院

卒業生とその進路

バラツキ補償リセット方式のCMOSイメージセンサ回路に関する研究


加賀谷 亮

2005 年度 卒 ／修士（工学）

修士論文の概要

近年、社会の情報化にともなって広帯域通信の分野が急速に発展している。比較的大きなデータ量を簡単に扱うことが可能となり、画像情報が頻繁にやりとりされるようになった。画像情報の取得機器としてはディジタルカメラが大きな地位を占め、現在ほとんどの携帯電話にその機能が搭載されている。ディジタルカメラの心臓部は、CCD またはCMOS イメージセンサであり、携帯・監視モニタ・車載用機器など各種の用途に向けた開発が進んでいる。特にCMOS イメージセンサは、周辺CMOS 回路を同時に集積することが容易であり、同一チップ上に様々な画像処理機能を盛込むことができて都合が良い。ただし、CCD と比べて素子バラツキによる固定パターンノイズや熱雑音が大きいので、その改善が課題となっている。そのため、製造プロセスの改善やCDS（Correlated Double Sampling:相関２重サンプリング）などのノイズ除去法が提案され、CCD と比較して遜色のないレベルに近づいてきた。しかし、CDS法では、信号出力とリセット出力の差分を取るので、効果的にノイズ除去ができる反面、基本的に破壊読出しとなる。そのため、蓄積途中の中間画像情報を利用することは難しい。この中間画像情報を取得することができれば、蓄積中の輝度変化を読取ることが可能となり、様々な応用への展開が期待できる。

本研究では、CMOS イメージセンサの新しいノイズ除去法として、画素セル回路にあるMOSFETの閾値バラツキをリセット時に負帰還をかけて補償する手法を提案する。この手法を用いると、最小構成の画素回路上で非破壊の中間撮像データを取得できる。さらに、画素回路に任意の電圧を書き込めるので、高解像度を維持したまま機能的な画像処理への応用が可能となる。

学術論文

  1. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "Neuronal synchrony detection on single-electron neural networks," Chaos, Solitons and Fractals, vol. 27, no. 4, pp. 887-894 (2006).
  2. 加賀谷 亮, 池辺 将之, 浅井 哲也, 雨宮 好仁, "負帰還リセットによるCMOSイメージセンサのバラツキ補償," 映像情報メディア学会誌, vol. 59, no. 3, pp. 415-421 (2005).
  3. Kagaya R., Ikebe M., Asai T., and Amemiya Y., "On-chip fixed-pattern-noise canceling with non-destructive intermediate readout circuitry for CMOS active-pixel sensors," WSEAS Transactions on Circuits and Systems, vol. 3, no. 3, pp. 477-479 (2004).

書籍／チャプター

  1. Oya T., Asai T., Kagaya R., Kasai S., and Amemiya Y., "Stochastic resonance among single-electron neurons on Schottky wrap-gate devices," Brain-Inspired IT II, Ishii K., Natsume K., and Hanazawa A., Eds., International Congress Series, vol. 1291, pp. 213-216, Elsevier, Netherlands (2006).

国際会議

  1. Kagaya R., Oya T., Asai T., and Amemiya Y., "Stochastic resonance in an ensemble of single-electron neuromorphic devices and its application to competitive neural networks," Proceedings of the 2005 International Symposium on Nonlinear Theory and its Applications, pp. 329-332, Bruges, Belgium (Oct. 18-21, 2005).
  2. Oya T., Asai T., Kagaya R., Kasai S., and Amemiya Y., "Stochastic resonance among single-electron neurons on Schottky wrap-gate devices," Proceedings of the 2nd International Conference of Brain-inspired Information Technology, p. 78, Kita-kyushu, Japan (Oct. 7-9, 2005).
  3. Oya T., Asai T., Kagaya R., and Amemiya Y., "Noise performance of single-electron depressing synapses for neuronal synchrony detection," Proceedings of the International Joint Conference on Neural Networks 2005, pp. 2849-2854, Montreal, Canada (Jul. 31-Aug. 4, 2005).
  4. Kagaya R., Oya T., Asai T., and Amemiya Y., "Stochastic resonance in an emsemble of single-electron neuromorphic devices," Proceedings of the 9th International Conference on Cognitive and Neural Systems, II-#28, Boston, U.S.A. (May 18-21, 2005).
  5. Oya T., Asai T., Kagaya R., and Amemiya Y., "Single-electron synaptic depression," Proceedings of the 9th International Conference on Cognitive and Neural Systems, II-#27, Boston, U.S.A. (May 18-21, 2005).
  6. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "Depressing properties of a hardware synapse on a single-layer nanodot array," Proceedings of the 2005 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 159-162, Hawaii, U.S.A. (Mar. 4-6, 2005).
  7. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "Application of the competitive neural-network architecture to single-electron circuit systems," Proceedings of the 2005 RCIQE International Seminar for 21st Century COE Program: Quantum Nanoelectronics for Meme-Media-Based Information Technologies (III), pp. 148-149, Sapporo, Japan (Feb. 8-10, 2005).
  8. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "Neuromorphic single-electron circuit and its application to temporal-domain neural competition," Proceedings of the 2004 International Symposium on Nonlinear Theory and its Application, pp. 235-239, Fukuoka, Japan (Nov. 29-Dec. 3, 2004).
  9. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "A competitive neural network with neuromorphic single-electron circuits," Proceedings of the 5th International Conference on Biological Physics, B09-342, Gothenburg, Sweden (Aug. 23-27, 2004).
  10. Kagaya R., Ikebe M., Asai T., and Amemiya Y., "On-chip fixed-pattern-noise canceling with non-destructive intermediate readout circuitry for CMOS active-pixel sensors," 4th WSEAS International Conference on Instrumentation, Measurement, Control, Circuits and Systems, Miami, U.S.A. (Apr. 21-23, 2004).

受賞

  1. 池辺 将之, 加賀谷 亮, 浅井 哲也, 雨宮 好仁, "負帰還を用いた雑音補正CMOSイメージセンサ," 第7回LSI IPデザイン・アワード - 次点（研究助成）, 2005年5月.
  2. 加賀谷 亮, 金澤 雄亮, 浅井 哲也, 雨宮 好仁, 池辺 将之, 大住 勇治, 金高 達也, "バラツキ補償リセット方式のCMOSイメージセンサ," 第6回LSI IPデザイン・アワード - 開発奨励賞, 2004年5月.

国内学会

  1. 大矢 剛嗣, 加賀谷 亮, 元池 N. 育子, 浅井 哲也, "半導体デバイス上で成長する単電子ニューロン：量子効果と熱雑音を利用した樹状突起生成モデルの回路実装," 日本神経回路学会 第15回全国大会, (鹿児島), 2005年9月.
  2. 大矢 剛嗣, 浅井 哲也, 加賀谷 亮, 廣瀬 哲也, 雨宮 好仁, "減衰シナプスの単電子回路化とその熱雑音特性," 電子情報通信学会 ニューロコンピューティング研究会, (東京), 2005年3月.
  3. 加賀谷 亮, 大矢 剛嗣, 浅井 哲也, 雨宮 好仁, "単電子ニューロデバイスのアンサンブルにおける確率共鳴現象," 電子情報通信学会 非線形問題研究会, (東京), 2005年3月.
  4. 大矢 剛嗣, 浅井 哲也, 加賀谷 亮, 廣瀬 哲也, 雨宮 好仁, "単電子ニューロデバイスの熱雑音特性に関する数値的考察," 電子情報通信学会 SDM/ED合同研究会, (札幌), 2005年1月.
  5. 池辺 将之, 加賀谷 亮, 梅海 勝浩, 樋口 拓也, 大住 勇治, "CMOSイメージセンサの広ダイナミックレンジ化とその適正制御," 映像情報メディア学会 情報センシング研究会, (東京), 2004年10月.
  6. 加賀谷 亮, 大矢 剛嗣, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "量子ナノ構造を用いた反応拡散型ニューラルネットワークの構成法," 電子情報通信学会ソサイエティ大会, (徳島), 2004年9月.
  7. 加賀谷 亮, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "セルオートマトンBZ反応モデルの集積回路化と計算機科学への応用," 日本物理学会秋季大会, (青森), 2004年9月.
  8. 加賀谷 亮, 大矢 剛嗣, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "単電子スパイクニューロンによる抑制型相互結合ニューラルネットの温度特性," 日本神経回路学会第14回全国大会, (京都), 2004年9月.
  9. 加賀谷 亮, 池辺 将之, 浅井 哲也, 雨宮 好仁, 大住 勇治, 金高 達也, "バラツキ補償リセットのCMOSイメージセンサ回路," 電子情報通信学会総合大会, (東京), 2004年3月.
  10. 加賀谷 亮, 金澤 雄亮, 浅井 哲也, 雨宮 好仁, 池辺 将之, 大住 勇治, 金高 達也, "CMOSイメージセンサに適した機能的リセット方式," 第7回システムLSIワークショップ, (北九州), 2003年11月.

Copyright © 1999-2024 Tetsuya ASAI & Laboratories for Advanced LSI Engineering (LALSIE), Hokkaido University. All Rights Reserved.