確率的メモリ回路およびその低電力インメモリコンピューティング応用に関する研究
村松 聖倭
2023 年度 卒 ／修士（情報科学）
修士論文の概要
本研究は、確率的コンピューティングと呼ばれる低電力並列計算に向けた、従来メモリより省電力かつ小回路面積で実装を可能とする確率的メモリ回路と、それを用いたインメモリコンピューティング応用に関するものである。
近年、エッジAI技術について盛んに研究が行われているが、これに対し確率的コンピューティングが有効であるとして再注目されている。これは、乗算器や加算器といった基礎的な演算回路を簡単に構成することができ、これにより低回路面積かつ省電力になることが特徴である。また、並列計算性能が高いといった利点がある。しかし、確率的コンピューティングが扱う領域と従来の計算器が扱う領域の間にはデータ変換が必須であり、これが確率的コンピューティングの特徴を打ち消す要因となっている。特に、この問題はメモリを利用する際に回路面積と消費電力が増加し、さらに並列性を低めてしまう。本論文では、このような問題点を解決する確率的メモリを提案し、メモリと計算回路が融合したインメモリコンピューティングへの応用を検討する。
初めに、単純なアナログ回路による確率的メモリ回路について提案する。双安定系を基に動作モデルを考案し、それをアナログ回路で構成している。回路の一部分にフラッシュメモリで知られる浮遊ゲートMOSFETを利用し、確率的メモリの特性を回路シミュレーションおよび実験を通して評価した。
次に、確率的メモリを用いてAIの基礎である単純パーセプトロンを構成し、シミュレーションプログラムによって評価した。これにより、演算回路とメモリをすべて確率的コンピューティングの領域で表現可能となった。さらに、先行研究の理論を用いた確率的コンピューティングに基づく単純パーセプトロンでは、非線形分離関数の学習が可能であることが示された。また、回路構成において重要な相関の発生問題に対して、それを除去するようなアルゴリズムを提案した。
以上により、確率的コンピューティングに対してより低面積かつ省電力となるアーキテクチャを構成する可能性を、本研究によって示されたと考える。
学術論文
特許
国際会議
受賞
国内学会
|
