北海道大学 大学院情報科学研究院

卒業生とその進路

CMOS論理回路のサブスレッショルド動作に関する研究


小川 太一

2008 年度 卒 ／修士（工学）

修士論文の概要

CMOSLSIの技術は絶え間ない成長を続けてきた。それは、常に私達の生活に求められて発展している。近年では、ユビキタス情報化社会の進展に伴い、様々な情報をセンシングするスマートセンサや、紛失物探索や商品管理・トレーサビリティに必要な電子タグなど、限られた電力で長時間の動作をする極低消費電力LSIの開発が臨まれている。極低消費電力LSIを開発する一つの手段として、MOSFETのサブスレッショルド領域の利用がある。この領域では、流れる電流が極微小なため、消費電力を大幅に削減出来る。しかし、サブスレッショルドLSIの研究はまだ十分になされていない。そこで、本研究では、サブスレッショルド領域の活用のため、サブスレッショルド論理回路の低電圧解析、サブスレッショルド電源回路の開発、極低消費電力の新たな回路素子である「しきい論理ゲート」の開発を行った。

CMOSディジタル論理回路を低電力化するため、pMOSFETとnMOSFETの閾値の違いがサブスレッショルド論理回路の動作電圧に与える影響について理論解析とシミュレーション解析を行った。これにより、CMOSディジタル論理回路においての、電源電圧と閾値の差の関係を明らかにした。また、動作周波数ごとに必要な電圧を示すグラフを作製出来た。また、安定してサブスレッショルド領域を利用するため、サブスレッショルド電流を安定して供給するDC-DCコンバータであるサブスレッショルド電源回路の提案を行った。この回路を用いることにより、後段の回路をサブスレッショルド領域で駆動出来る。チップ試作により動作を確認した。

極低消費電力でより機能的な動作をさせるため、サブスレッショルド領域で動作する「しきい論理ゲート」を提案する。しきい論理ゲートを用いることにより、ブール代数では回路規模が大きくなる多入力のアーキテクチャを容易に構成することや配線の削減が出来る。しきい論理ゲートはアナデジ融合の回路素子である。サブスレッショルド電源回路で駆動することにより、内部のアナログ部にはサブスレッショルド電流が流れる。これにより、低電圧・低消費電力を実現した。シミュレーション解析とチップ試作により、動作の確認を行った。

また、しきい論理ゲートを用いた応用回路として、Majority-Black回路を構成し、シミュレーション解析により動作の確認を行った。しきい論理ゲートで行うディジタル論理処理の応用サブシステムとして8ビット加算器、アナデジ融合処理の応用サブシステムとしてWinner-Take-All回路を構成した。これらはシミュレーション解析により動作の確認を行った。しきい論理ゲートを用いることにより、これらのシステムをCMOSディジタル論理回路で構成するよりも低消費電力で容易に構成することが出来た。

学術論文

  1. Tanaka H., Akai-Kasaya M., Termeh A.Y., Hong L., Fu L., Tamukoh H., Tanaka D., Asai T., and Ogawa T., "A molecular neuromorphic network device consisting of single-walled carbon nanotubes complexed with polyoxometalate," Nature Communications, vol. 9, no. 1, 2693 (2018).
  2. Setiadi A., Fujii H., Kasai S., Yamashita K.-i., Ogawa T., Ikuta T., Kanai Y., Matsumoto K., Kuwahara Y., and Akai-Kasaya M., "Room-temperature discrete-charge-fluctuation dynamics of a single molecule adsorbed on a carbon nanotube," Nanoscale, vol. 9, pp. 10674-10683 (2017).
  3. Tanaka T., Totoki Y., Fujiki A., Zettsu N., Miyake Y., Akai-Kasaya M., Saito A., Ogawa T., and Kuwahara Y., "Enhanced red-light emission by local plasmon coupling of Au nanorods in an organic light-emitting diode," Applied Physics Express, vol. 4, no. 3, pp. 032105-1-032105-3 (2011).
  4. Ogawa T., Hirose T., Asai T., and Amemiya Y., "Threshold-logic devices consisting of subthreshold CMOS circuits," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E92-A, no. 2, pp. 436-442 (2009).

国際会議

  1. Setiadi A., Kasai S., Ogawa T., Matsumoto K., Kuwahara Y., and Akai-Kasaya M., "Room-temperature discrete-charge-fluctuation dynamics of a single molecule adsorbed on a carbon nanotube," The 8th International Symposium on Surface Science -Toward Clean & Green Innovation Driven by Surface Science-, Tsukuba International Congress Center, Tsukuba, Japan (Oct. 22-26, 2017).
  2. Setiadi A., Fujii H., Akai-Kasaya M., Kasai S., Yamashita K.-i., Ogawa T., Ikuta T., Kanai Y., Matsumoto K., and Kuwahara Y., "Random Telegraph Signal in Molecule-functionalized Carbon Nanotube Electronic Devices," 9th International Conference on Molecular Electronics and Bioelectronics, ANA Crowne Plaza Kanazawa, Kanazawa, Japan (Jun. 26-28, 2017).
  3. Fujii H., Setiadi A., Akai-Kasaya M., Kasai S., Yamashita K.-i., Ogawa T., Kanai Y., Matsumoto K., and Kuwahara Y., "Discrete-Charge-Fluctuation Dynamics of Molecules Detected by Carbon Nanotube Single Charge Sensors," Symposium on surface science & Nanotechnology -25th Anniversary of SSSJ Kansai, Kyoto International Community House, Kyoto, Japan (Jan. 24-25, 2017).
  4. Ogawa T., Hirose T., Asai T., and Amemiya Y., "Low voltage operation of master-slave flip-flops for ultra-low power subthreshold LSIs," The International Conference on Electrical Engineering 2008, O-166, Okinawa, Japan (Jul. 6-10, 2008).
  5. Ogawa T., Hirose T., Asai T., and Amemiya Y., "Threshold-logic systems consisting of subthreshold CMOS circuits," Proceedings of the 2007 IEEJ International Analog VLSI Workshop, pp. 78-83, Limerick, Ireland (Nov. 7-9, 2007).

国内学会

  1. 小川 太一, 上野 憲一, 嶋田 英人, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS論理回路におけるMOSFET閾値の影響," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
  2. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルド領域におけるCMOSディジタル回路動作の解析," VDECデザイナーフォーラム2008, P-06, (東京), 2008年6月.
  3. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS回路によるWinner-Take-All回路," 電子情報通信学会総合大会, (北九州), 2008年3月.
  4. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電源電圧動作時におけるマスタースレーブフリップフロップ回路の動作検討," 第11回システムLSIワークショップ, (北九州), 2007年11月.
  5. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "マスタースレーブフリップフロップ回路の低電圧動作解析," 電子情報通信学会ソサイエティ大会, (鳥取), 2007年9月.
  6. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS回路によるしきい論理システム," 第20回 回路とシステム軽井沢ワークショップ, pp. 337-341, (軽井沢), 2007年4月.
  7. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS回路によるしきい論理ゲート," 電子情報通信学会総合大会, (名古屋), 2007年3月.

Copyright © 1999-2024 Tetsuya ASAI & Laboratories for Advanced LSI Engineering (LALSIE), Hokkaido University. All Rights Reserved.