卒業生とその進路

Design, Simulation and Evaluation of Basic Analog and Digital CMOS Circuits


Teo Wai Loon Adrian

2001 年度 卒 /学士(工学)

卒業研究の概要

Signals contain information about the physical world, sometimes directly and sometimes indirectly. For example, let us imagine listening to a radio program of a weather report. The radio generates an acoustic signal that is transmitted to us and processed by our brains. The information that we can obtain directly is 1) there is a speaker nearby 2) the volume of the speaker. The information that we obtain indirectly comes from the contents of the broadcast, the expected temperature and humidity range.

Light signals (which are actually just electro-magnectic wave signals of certain frequencies) enable us to make sense of our surroundings and also to read information from print. Heat signals give us an idea of what to wear or if the house is on fire. Signals form the input to be processed to give us information (output).In other words, someone or something must process all these input signals before we can get any useful information from it. Usually, it is more convenient to have and electronic device perform this processing. Take for example a fire sprinkler system. We could employ a person to switch the system on once he spots a fire in the building. However, it is much more convenient to have an electrical system to monitor the temperature, smoke levels and automatically turn on the sprinklers once these signals exceed a certain level. To enable electronic devices to process these signals, we must first convert them into electrical signals. The conversion process of the signal is beyond the scope of this report. Rather, it will just be assumed that these signals already exist in the electrical domain.

Signals can be divided further into two forms: analog and digital signals. Analog signals are so called because the value of the signal is analogous to the physical signal it represents. And just as the physical signal exhibits a continuous variation over its range of activity, analog signals can take on any value. The electrical circuits that are used to process these signals are called analog circuits. Digital signals on the other hand, take on only a range of quantized (or discretized) values. This signal would be represented by a series of numbers with non-infinite accuracy. The choice of number system to represent the signal greatly affects the complexity of the device used for processing it. For electrical devices, we use the binary number system as we can easily relate the low voltage state (OFF) to 0 and the high voltage state (ON) to 1. We use digital circuits to process these signals.

In this project, I will attempt to design, simulate, and evaluate basic digital and analog CMOS circuits. There are many different digital and analog circuits to choose from, and I believe the best circuits to attempt are those that are elementary enough for entry level designing, and yet instructive and representative of its family of circuits. Adders are one of the building blocks of digital arithmetic and logic units (ALU). Addition forms the basis of many processing functions, from counting to multiplication. Adder circuits that add two binary numbers are thus essential to building digital systems. Amplifiers perform some of the most fundamental tasks of analog computing, namely amplifying weak signals too small to be processed reliably. Operational amplifiers are the standard circuits used for this. Furthermore, by modifying the basic structure of the operational amplifier, we can obtain other circuits like the voltage follower, weighted summer or use it as integrator/differentiator. For these reasons, I have chose to design circuits based on adders and operational amplifiers.

学術論文

  1. Yamazaki H., Akeno I., Nobori K., Asai T., and Ando K., "Proposal and evaluation of recurrent neural network training by multi-phase qua ntization optimizer," Nonlinear Theory and Its Applications, vol. E16-N, no. 1, (2025), in press.
  2. Akeno I., Yamazaki H., Asai T., and Ando K., "Multi-phase-quantization optimizer and its architecture for edge AI training," Nonlinear Theory and Its Applications, vol. E16-N, no. 1, (2025), in press.
  3. Arai F., Hori A., Marukame T., Asai T., and Ando K., "Common Bases Hypothesis: exploring multi-task collaborative learning of neural networks," Nonlinear Theory and Its Applications, vol. , (2025), in press.
  4. Nobori K., Yamazaki H., Marukame T., Asai T., and Ando K., "Evaluation of the encoder-decoder model's common representation acquisition t oward its application in edge computing," Nonlinear Theory and Its Applications, vol. , (2025), in press.
  5. Tamada K., Abe Y., and Asai T., "Resource-efficient streaming architecture for ensemble Kalman filters designed for online learning in physical reservoir computing," Nonlinear Theory and Its Applications, vol. , (2025), in press.
  6. Minagawa K., Ando K., and Asai T., "Performance evaluation of Bayesian neural networks in detecting out-of-distribution image data and a study on data preprocessing," Nonlinear Theory and Its Applications, vol. E15-N, no. 4, pp. 709-724 (2024).
  7. Kojima S., Minagawa K., Saito T., Ando K., and Asai T., "Acquisition of physical kinetics of permanent magnet DC motor by reservoir computing," Nonlinear Theory and Its Applications, vol. E15-N, no. 4, pp. 899-909 (2024).
  8. Tatsumi S., Abe Y., Nishida K., and Asai T., "Physical reservoir replication using small-scale digital calibration reservoir," Nonlinear Theory and Its Applications, vol. E15-N, no. 4, pp. 851-860 (2024).
  9. Saito T., Ando K., and Asai T., "Extending binary neural networks to Bayesian neural networks with probabilistic interpretation of binary weights," IEICE Transactions on Information and Systems, vol. E107-D, no. 8, pp. 949-957 (2024).
  10. (解説記事)浅井 哲也, "Stochastic in-memory computing and its applications to artificial intelligence," IEICE Fundamentals Review, vol. 18, no. 1, pp. 71-78 (2024).
  11. Abe Y., Nakada K., Hagiwara N., Suzuki E., Suda K., Mochizuki S., Terasaki Y., Sasaki T., and Asai T., "Highly-integrable analogue reservoir circuits based on a simple cycle architecture," Scientific Reports, vol. 14, no. 1, 10966 (2024).
  12. Muramatsu S., Nishida K., Ando K., and Asai T., " Stochastic memory device based on a bistable system model with a simple analog circuit," Nonlinear Theory and Its Applications, vol. E15-N, no. 2, pp. 249-261 (2024).
  13. Abe Y., Nishida K., Akai-Kasaya M., and Asai T., "High-order polynomial activation function and regenerative internal weights for FPGA implementation of reservoir computing," Nonlinear Theory and Its Applications, vol. E15-N, no. 2, pp. 262-272 (2024).
  14. Abe Y., Nishida K., Ando K., and Asai T., "SPCTRE:Sparsity-constrained fully-digital reservoir computing architecture on FPGA," International Journal of Parallel, Emergent and Distributed Systems, vol. 39, no. 2, pp. 197-213 (2024).
  15. (invited paper) Akai-Kasaya M., Igarashi K., and Asai T., "Cellar automata models for reservoir computing in single-walled carbon nanotube network complexed with polyoxometalate," Nonlinear Theory and Its Applications, vol. E15-N, no. 1, pp. 17-35 (2024).
  16. Hagiwara N., Kunimi T., Ando K., Akai-Kasaya M., and Asai T., "Design and evaluation of brain-inspired predictive coding networks based on the free-energy principle for novel neuromorphic hardware," Nonlinear Theory and Its Applications, vol. E15-N, no. 1, pp. 107-118 (2024).
  17. Kaneko T., Momose H., Suwa H., Ono T., Hayata Y., Kouno K., and Asai T., "On the control of computing-in-memory devices with resource-efficient digital circuits towards their on-chip learning," Nonlinear Theory and Its Applications, vol. E14-N, no. 4, pp. 639-651 (2023).
  18. Yamakawa S., Ando K., Akai-Kasaya M., and Asai T., "A novel small-signal detection method using divergence properties of second-order linear differential equations," Electronics Letters, vol. 59, no. 16, e12928 (2023).
  19. Hagiwara N., Asai T., Ando K., and Akai-Kasaya M., "Fabrication and training of 3D conductive polymer networks for neuromorphic wetware," Advanced Functional Materials, vol. 33, no. 42, 02300903 (2023).
  20. Wen Q., Shiramatsu T.I., Takahashi H., and Asai T., "Active charge balancer for CMOS integration of an array of neural stimulators," Nonlinear Theory and Its Applications, vol. E14-N, no. 2, pp. 319-333 (2023).
  21. Yamagishi Y., Kaneko T., Akai-Kasaya M., and Asai T., "Holmes: A hardware-oriented optimizer using logarithms," IEICE Transactions on Information and Systems, vol. E105-D, no. 12, pp. 2040-2047 (2022).
  22. Yoshida K., Akai-Kasaya M., and Asai T., "A 1-Msps 500-node FORCE learning accelerator for reservoir computing," Journal of Signal Processing, vol. 26, no. 4, pp. 103-106 (2022).
  23. Ou Y., Ambalathankandy P., Ikebe M., Takamaeda-Yamazaki S., Motomura M., and Asai T., "Real-time tone mapping: a survey and cross-implementation hardware benchmark," IEEE Transactions on Circuits and Systems for Video Technology, vol. 32, no. 5, pp. 2666-2686 (2022).
  24. Amemiya Y., Ali E.J., Hagiwara N., Akai-Kasaya M., and Asai T., "Heuristic model for configurable polymer wire synaptic devices," Nonlinear Theory and Its Applications, vol. E13-N, no. 2, pp. 379-384 (2022).
  25. Kubota H., Hasegawa T., Akai-Kasaya M., and Asai T., "Noise sensitivity of physical reservoir computing in a ring array of atomic switches," Nonlinear Theory and Its Applications, vol. E13-N, no. 2, pp. 373-378 (2022).
  26. Sasaki Y., Muramatsu S., Nishida K., Akai-Kasaya M., and Asai T., "Digital implementation of a multilayer perceptron based on stochastic computing with online learning function," Nonlinear Theory and Its Applications, vol. E13-N, no. 2, pp. 324-329 (2022).
  27. Ali E.J., Amemiya Y., Akai-Kasaya M., and Asai T., "Smart hardware architecture with random weight elimination and weight balancing algorithms," Nonlinear Theory and Its Applications, vol. E13-N, no. 2, pp. 336-342 (2022).
  28. Nakada K., Suzuki S., Suzuki E., Terasaki Y., Asai T., and Sasaki T., "An information theoretic parameter tuning for MEMS-based reservoir computing," Nonlinear Theory and Its Applications, vol. E13-N, no. 2, pp. 459-464 (2022).
  29. Kan S., Asai T., Nakajima K., and Akai-Kasaya M., "Physical implementation of reservoir computing through electrochemical reaction," Advanced Science, vol. 9, no. 6, 2104076 (2022).
  30. (解説記事)浅井 哲也, "Re-pioneering stochastic computing towards low-power edge-AI devices with inference and online learning abilities," 情報処理, vol. 63, no. 3, pp. e8-e14 (2022).
  31. Kubota H., Hasegawa T., Akai-Kasaya M., and Asai T., "Behavioral model of molecular gap-type atomic switches and its SPICE integration," Circuits and Systems, vol. 13, no. 1, pp. 1-12 (2022).
  32. Akai-Kasaya M., Takeshima Y., Kan S., Nakajima K., Oya T., and Asai T., "Performance of reservoir computing in a random network of single-walled carbon nanotubes complexed with polyoxometalate," Neuromorphic Computing and Engineering, vol. 2, no. 1, 014003 (2022).
  33. Kan S., Sasaki Y., Asai T., and Akai-Kasaya M., "Applying a molecular device to stochastic computing operation for a hardware AI system design," Journal of Signal Processing, vol. 25, no. 6, pp. 221-225 (2021).
  34. (研究紹介)赤井 恵, 浅井 哲也, 中嶋 浩平, "学習する有機材料:リザバー計算に向けたニューラルネットワーク形成," 応用物理, vol. 90, no. 8, pp. 504-508 (2021).
  35. Yamagishi Y., Kaneko T., Akai-Kasaya M., and Asai T., "Hardware-oriented deep reinforcement learning for edge computing," Nonlinear Theory and Its Applications, vol. E12-N, no. 3, pp. 526-544 (2021).
  36. Kubota H., Hasegawa T., Akai-Kasaya M., and Asai T., "Reservoir computing on atomic switch arrays with high precision and excellent memory characteristics," Journal of Signal Processing, vol. 25, no. 4, pp. 123-126 (2021).
  37. Krukowski P., Chaunchaiyakul S., Akai-Kasaya M., Saito A., Osuga H., and Kuwahara Y., "Adsorption and Light Emission of a Racemic Mixture of [7]thiaheterohelicene-2,13-carboxaldehyde on Au(111), Cu(001), and NiAl(110) Surfaces Investigated Using a Scanning Tunneling Microscope," The Journal of Physical Chemistry C, vol. 125, no. 17, pp. 9419-9427 (2021).
  38. Kan S., Nakajima K., Takeshima Y., Asai T., Kuwahara Y., and Akai-Kasaya M., "Simple reservoir computing capitalizing on the nonlinear response of materials: Theory and physical implementations," Physical Review Applied, vol. 15, no. 2, 024030 (2021).
  39. Hagiwara N., Sekizaki S., Kuwahara Y., Asai T., and Akai-Kasaya M., "Long- and short-term conductance control of artificial polymer wire synapses," Polymers, vol. 13, no. 2, 312 (2021).
  40. (研究紹介)百瀬 啓, 金子 竜也, 浅井 哲也, "脳型ハードウェア作りを実機で体験するAI Circuit Lab," トランジスタ技術, vol. 2021, (2021), in press.
  41. (研究紹介)澤口 浩太朗, 百瀬 啓, "時系列処理に向くRNNを使ったAIライン・トレーサ," トランジスタ技術, vol. 2020, no. 12, pp. 150-159 (2020).
  42. (解説記事)百瀬 啓, 金子 竜也, 浅井 哲也, "マイコンにAIを実装するための基礎知識," トランジスタ技術, vol. 2020, no. 11, pp. 169-179 (2020).
  43. (解説記事)浅井 哲也, "プロローグ:なぜ今「ハードウェアAI」なのか," トランジスタ技術, vol. 2020, no. 10, pp. 28-29 (2020).
  44. (解説記事)金子 竜也, "ハードウェアAI作りの第一歩!人工知能の基本アルゴリズム," トランジスタ技術, vol. 2020, no. 10, pp. 30-34 (2020).
  45. (解説記事)佐々木 義明, 西田 浩平, 浅井 哲也, "元祖人工知能「単純パーセプトロン」の実装(1):確率的コンピューティングを利用する," トランジスタ技術, vol. 2020, no. 10, pp. 35-44 (2020).
  46. (解説記事)西田 浩平, 浅井 哲也, "元祖人工知能「単純パーセプトロン」の実装(2):ハードウェア記述言語Verilog HDLを利用する," トランジスタ技術, vol. 2020, no. 10, pp. 45-52 (2020).
  47. (解説記事)金子 竜也, "ハードウェアAI製作に使うアーキテクチャの基本," トランジスタ技術, vol. 2020, no. 10, pp. 53-56 (2020).
  48. (研究紹介)百瀬 啓, "開発中!学習と推論を同時にできるAI回路製作スタータ・ボード AI Circuit Lab," トランジスタ技術, vol. 2020, no. 10, pp. 57-58 (2020).
  49. (解説記事)百瀬 啓, 浅井 哲也, "ディープ・ラーニング&ニューロモルフィック・ハードウェアの遍歴," トランジスタ技術, vol. 2020, no. 10, pp. 102-111 (2020).
  50. Hirayama Y., Asai T., Motomura M., and Takamaeda-Yamazaki S., "A hardware-efficient weight sampling circuit for Bayesian neural networks," International Journal of Networking and Computing, vol. 10, no. 2, pp. 84-93 (2020).
  51. Akai-Kasaya M., Hagiwara N., Hikita W., Okada M., Sugito Y., Kuwahara Y., and Asai T., "Evolving conductive polymer neural networks on wetware," Japanese Journal of Applied Physics, vol. 59, no. 5, 060601 (2020).
  52. Momose H., Kaneko T., and Asai T., "Systems and circuits for AI chips and their trends," Japanese Journal of Applied Physics, vol. 59, no. 5, 050502 (2020).
  53. (解説記事)秋永 広幸, 浅井 哲也, "アナログ抵抗変化素子を用いた脳型回路," 応用物理, vol. 89, no. 1, pp. 41-45 (2020).
  54. (招待論文)田中 啓文, 赤井 恵, 浅井 哲也, 小川 琢治, "単層カーボンナノチューブとポリ酸によるニューロモルフィックランダムネットワークデバイス," 電子情報通信学会論文誌C, vol. J103-C, no. 1, pp. 53-60 (2020).
  55. Ando K., Ueyoshi K., Oba Y., Hirose K., Uematsu R., Kudo T., Ikebe M., Asai T., Takamaeda-Yamazaki S., and Motomura M., "Dither NN: hardware/algorithm co-design for accurate quantized neural networks," IEICE Transactions on Information and Systems, vol. E102, pp. 2341-2353 (2019).
  56. Yamamoto K., Ikebe M., Asai T., Motomura M., and Takamaeda-Yamazaki S., "FPGA-based annealing processor with time-division multiplexing," IEICE Transactions on Information and Systems, vol. E102-D, no. 12, pp. 2295-2305 (2019).
  57. Kaneko T., Orimo K., Hida I., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "A study on a low power optimization algorithm for an edge-AI Device," Nonlinear Theory and Its Applications, vol. E10-N, no. 4, pp. 373-389 (2019).
  58. Kaneko T., Ikebe M., Takamaeda-Yamazaki S., Motomura M., and Asai T., "Hardware-oriented algorithm and architecture for generative adversarial networks," Journal of Signal Processing, vol. 23, no. 4, pp. 151-154 (2019).
  59. Sasaki K., Okamoto S., Tashiro S., Asai T., and Kasai S., "Formation and characterization of charge coupled structure of polyoxometalate particles and a GaAs-based nanowire for readout of molecular charge states," Japanese Journal of Applied Physics, vol. 58, no. SD, SDDE13 (2019).
  60. (解説記事)浅井 哲也, "情報・神経科学とものづくりの学際融合による人工知能ハードウェア," 日本神経回路学会誌, vol. 25, no. 4, pp. 148-156 (2018).
  61. (研究紹介)百瀬 啓, 肥田 格, 浅井 哲也, "学習も推論も!人工知能スタータキット AI Arduino ーマイコンには荷が重すぎるニューラル・ネットワーク計算をFPGAで強力アシストー," トランジスタ技術, vol. 2018, no. 11, pp. 100-101 (2018).
  62. Hirose K., Uematsu R., Ando K., Ueyoshi K., Ikebe M., Asai T., Motomura M., and Takamaeda-Yamazaki S., "Quantization error-based regularization for hardware-aware neural network training," Nonlinear Theory and Its Applications, vol. E9-N, no. 4, pp. 453-465 (2018).
  63. Achararit P., Hida I., Marukame T., Asai T., and Hara-Azumi Y., "Structural exploration of stochastic neural networks for severely-constrained 3D memristive devices," Nonlinear Theory and Its Applications, vol. E9-N, no. 4, pp. 466-478 (2018).
  64. Ambalathankandy P., Takamaeda-Yamazaki S., Motomura M., Asai T., Ikebe M., and Kusano H., "Real-time HDTV to 4K and 8K-UHD conversions using anti-aliasing based super resolution algorithm on FPGA," Microprocessors and Microsystems, vol. 61, pp. 21-31 (2018).
  65. Tanaka H., Akai-Kasaya M., Termeh A.Y., Hong L., Fu L., Tamukoh H., Tanaka D., Asai T., and Ogawa T., "A molecular neuromorphic network device consisting of single-walled carbon nanotubes complexed with polyoxometalate," Nature Communications, vol. 9, no. 1, 2693 (2018).
  66. Ando K., Ueyoshi K., Orimo K., Yonekawa H., Sato S., Nakahara H., Takamaeda-Yamazaki S., Ikebe M., Asai T., Kuroda T., and Motomura M., "BRein memory: a single-chip binary/ternary reconfigurable in-memory deep neural network accelerator achieving 1.4TOPS at 0.6W," IEEE Journal of Solid-State Circuits, vol. 53, no. 4, pp. 983-994 (2018).
  67. Tanibata A., Schmid A., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "Proto-computing architecture over a digital medium aiming at real-time video processing," Complexity, vol. 2018, 3618621 (2018).
  68. (解説記事)百瀬 啓, 浅井 哲也, "Deep learning chips and AI computing," 人工知能学会誌, vol. 33, no. 1, pp. 23-30 (2018).
  69. (招待論文)浅井 哲也, "人工知能のシンギュラリティ到達を加速する情報科学とものづくりの融合研究にむけて," 超精密, vol. 23, no. 1, pp. 4-7 (2017).
  70. Tsuji T., Ikebe M., Takamaeda-Yamazaki S., Motomura M., and Asai T., "6-DoF camera position and posture estimation based on local patches of image sequence," Journal of Signal Processing, vol. 21, no. 4, pp. 191-194 (2017).
  71. Ando K., Takamaeda-Yamazaki S., Ikebe M., Asai T., and Motomura M., "A multithreaded CGRA for convolutional neural network processing," Circuits and Systems, vol. 8, no. 6, pp. 149-170 (2017).
  72. Hida I., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "An energy-efficient dynamic branch predictor with a two-clock-cycle naive Bayes classifier for pipelined RISC microprocessors," Nonlinear Theory and Its Applications, vol. E8-N, no. 3, pp. 235-245 (2017).
  73. Hida I., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "A high performance and energy efficient microprocessor with a novel restricted dynamically reconfigurable accelerator," Circuits and Systems, vol. 8, no. 5, pp. 134-147 (2017).
  74. Marukame T., Ueyoshi K., Asai T., Motomura M., Schmid A., Suzuki M., Higashi Y., and Mitani Y., "Error tolerance analysis of deep learning hardware using restricted Boltzmann machine towards low-power memory implementation," IEEE Transactions on Circuits and Systems II, vol. 64, no. 4, pp. 462-466 (2017).
  75. Yamamoto K., Ikebe M., Asai T., and Motomura M., "FPGA-based stream processing for frequent itemset mining with incremental multiple hashes," Circuits and Systems, vol. 7, no. 10, pp. 3299-3309 (2016).
  76. Ueyoshi K., Marukame T., Asai T., Motomura M., and Schmid A., "FPGA implementation of a scalable and highly parallel architecture for restricted Boltzmann machines," Circuits and Systems, vol. 7, no. 9, pp. 2132-2141 (2016).
  77. Ueyoshi K., Marukame T., Asai T., Motomura M., and Schmid A., "Robustness of hardware-oriented restricted Boltzmann machines in deep belief networks for reliable processing," Nonlinear Theory and Its Applications, vol. E7-N, no. 3, pp. 395-406 (2016).
  78. Ushida M., Schmid A., Asai T., Ishimura K., and Motomura M., "Motion vector estimation of textureless objects exploiting reaction-diffusion cellular automata," International Journal of Unconventional Computing, vol. 12, no. 2-3, pp. 169-187 (2016).
  79. Prati E., Giussani E., Ferrari G., and Asai T., "Noise-assisted transmission of spikes in Maeda-Makino artificial neuron arrays," International Journal of Parallel, Emergent and Distributed Systems, vol. 32, no. 3, pp. 278-286 (2016).
  80. Takano M., Asai T., and Oya T., "Design and evaluation of single-electron associative memory circuit," International Journal of Parallel, Emergent and Distributed Systems, vol. 32, no. 3, pp. 259-270 (2016).
  81. Ishimura K., Schmid A., Asai T., and Motomura M., "Stochastic resonance induced by internal noise in a unidirectional network of excitable FitzHugh-Nagumo neurons," Nonlinear Theory and Its Applications, vol. 7, no. 2, pp. 164-175 (2016).
  82. Nakada K., Miura K., and Asai T., "Dynamical systems design of silicon neurons using phase reduction method," Nonlinear Theory and Its Applications, vol. 7, no. 2, pp. 95-109 (2016).
  83. Ikebe M., Uchida D., Take Y., Someya M., Chikuda S., Matsuyama K., Asai T., Kuroda T., and Motomura M., "3D stacked imager featuring inductive coupling channels for high speed/low-noise image transfer," ITE Transactions on Media Technology and Applications, vol. 4, no. 2, pp. 142-148 (2016).
  84. (解説記事)浅井 哲也, "ニューロモルフィック工学・脳型機械学習ハードウェアの行方," 日本神経回路学会誌, vol. 22, no. 4, pp. 162-169 (2015).
  85. El-Sankary K., Asai T., Kuroda T., and Motomura M., "Crosstalk rejection in 3D-stacked inter-chip communication with blind source separation," IEEE Transactions on Circuits and Systems II, vol. 62, no. 8, pp. 726-730 (2015).
  86. Ishimura K., Komuro K., Schmid A., Asai T., and Motomura M., "FPGA implementation of hardware-oriented reaction-diffusion cellular automata models," Nonlinear Theory and Its Applications, vol. 6, no. 2, pp. 252-262 (2015).
  87. Fukuda E.S., Inoue H., Takenaka T., Kim D., Sadahisa T., Asai T., and Motomura M., "Enhancing memcached by caching its data and functionalities at network interface," IPSJ Journal, vol. 56, no. 3, pp. 143-152 (2015).
  88. Kim D., Hida I., Fukuda E.S., Asai T., and Motomura M., "Reducing power and energy consumption of nonvolatile microcontrollers with transparent on-chip instruction cache," Circuits and Systems, vol. 5, no. 11, pp. 253-264 (2014).
  89. Gonzalez-Carabarin L., Asai T., and Motomura M., "Application of nonlinear systems for designing low-power logic gates based on stochastic resonance," Nonlinear Theory and Its Applications, vol. 5, no. 4, pp. 445-455 (2014).
  90. Ishimura K., Komuro K., Schmid A., Asai T., and Motomura M., "Image steganography based on reaction diffusion models toward hardware implementation," Nonlinear Theory and Its Applications, vol. 5, no. 4, pp. 456-465 (2014).
  91. Mori M., Itou T., Ikebe M., Asai T., Kuroda T., and Motomura M., "FPGA-based design for motion-vector estimation exploiting high-speed imaging and its application to motion classification with neural networks," Journal of Signal Processing, vol. 18, no. 4, pp. 165-168 (2014).
  92. Gonzalez-Carabarin L., Asai T., and Motomura M., "Low-power asynchronous digital pipeline based on mismatch-tolerant logic gates," IEICE Electronics Express, vol. 11, no. 15, pp. 20140632/1-9 (2014).
  93. Ishimura K., Asai T., and Motomura M., "Chaotic resonance in forced Chua's oscillators," Journal of Signal Processing, vol. 17, no. 6, pp. 231-238 (2013).
  94. Fukuda E.S., Kawashima H., Inoue H., Asai T., and Motomura M., "C-based design of window join for dynamically reconfigurable hardware," Journal of Computer Science and Engineering, vol. 20, no. 2, pp. 1-9 (2013).
  95. Sanada Y., Ohira T., Chikuda S., Igarashi M., Ikebe M., Asai T., and Motomura M., "FPGA implementation of single-image super resolution based on frame-bufferless box filtering," Journal of Signal Processing, vol. 17, no. 4, pp. 111-114 (2013).
  96. Utagawa A., Asai T., and Amemiya Y., "Noise-induced phase synchronization among analog MOS oscillator circuits," Fluctuation and Noise Letters, vol. 11, no. 2, pp. 1250007/1-11 (2012).
  97. Gong X., Asai T., and Motomura M., "Excitable reaction-diffusion media with memristors," Journal of Signal Processing, vol. 16, no. 4, pp. 283-286 (2012).
  98. Matsuura M., Asai T., and Motomura M., "Noise-induced phase synchronization among simple digital counters," Journal of Signal Processing, vol. 16, no. 4, pp. 279-282 (2012).
  99. Gonzalez-Carabarin L., Asai T., and Motomura M., "Impact of noise on spike transmission through serially-connected electrical FitzHugh-Nagumo circuits with subthreshold and suprathreshold interconductances," Journal of Signal Processing, vol. 16, no. 6, pp. 503-509 (2012).
  100. Narumi T., Suzuki M., Hidaka Y., Asai T., and Kai S., "Active brownian motion in threshold distribution of a Coulomb blockade model," Physical Review E, vol. 84, no. 5, pp. 051137/1-5 (2011).
  101. Utagawa A., Asai T., and Amemiya Y., "Stochastic resonance in simple analog circuits with a single operational amplifier having a double-well potential," Nonlinear Theory and Its Applications, vol. 2, no. 4, pp. 409-416 (2011).
  102. Oya T., Schmid A., Asai T., and Utagawa A., "Stochastic resonance in a balanced pair of single-electron boxes," Fluctuation and Noise Letters, vol. 10, no. 3, pp. 267-275 (2011).
  103. Asai T. and Motoike I.N., "Self-organizing striped and spotted patterns on a discrete reaction-diffusion model," Nonlinear Theory and Its Applications, vol. 2, no. 3, pp. 363-371 (2011).
  104. Utagawa A., Asai T., and Amemiya Y., "High-fidelity pulse density modulation in neuromorphic electric circuits utilizing natural heterogeneity," Nonlinear Theory and Its Applications, vol. 2, no. 2, pp. 218-225 (2011).
  105. Fujita D., Asai T., and Amemiya Y., "A neuromorphic MOS circuit imitating jamming avoidance response of Eigenmannia," Nonlinear Theory and Its Applications, vol. 2, no. 2, pp. 205-217 (2011).
  106. Kikombo A.K., Asai T., and Amemiya Y., "Neuro-morphic circuit architectures employing temporal noises and device fluctuations to improve signal-to-noise ratio in a single-electron pulse-density modulator," International Journal of Unconventional Computing, vol. 7, no. 1-2, pp. 53-64 (2011).
  107. Ueno K., Asai T., and Amemiya Y., "Low-power temperature-to-frequency converter consisting of subthreshold CMOS circuits for integrated smart temperature sensors," Sensors and Actuators A: Physical, vol. 165, no. 1, pp. 132-137 (2011).
  108. Akoh N., Asai T., Yanagida T., Kawai T., and Amemiya Y., "A behavioral model of unipolar resistive RAMs and its application to HSPICE integration," IEICE Electronics Express, vol. 7, no. 19, pp. 1467-1473 (2010).
  109. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 1-uW, 600-ppm/°C current reference circuit consisting of subthreshold CMOS circuits," IEEE Transactions on Circuits and Systems II, vol. 57, no. 9, pp. 681-685 (2010).
  110. Tsugita Y., Ueno K., Hirose T., Asai T., and Amemiya Y., "An on-chip PVT compensation technique with current monitoring circuit for low-voltage CMOS digital LSIs," IEICE Transactions on Electronics, vol. E93-C, no. 6, pp. 835-841 (2010).
  111. Asai S., Ueno K., Asai T., and Amemiya Y., "High-resistance resistor consisting of a subthreshold CMOS differential pair," IEICE Transactions on Electronics, vol. E93-C, no. 6, pp. 741-746 (2010).
  112. Hirai T., Asai T., and Amemiya Y., "CMOS phase-shift oscillator based on the conduction of heat," Journal of Circuits, Systems, and Computers, vol. 19, no. 4, pp. 763-772 (2010).
  113. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "Floating millivolt reference for PTAT current generation in subthreshold MOS LSIs," 映像情報メディア学会誌, vol. 63, no. 12, pp. 1877-1880 (2009).
  114. Ueno K., Hirose T., Asai T., and Amemiya Y., "Low-voltage process-compensated VCO with on-chip process monitoring and body-biasing circuit techniques," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E92-A, no. 12, pp. 3079-3081 (2009).
  115. 次田 祐輔, 廣瀬 哲也, 上野 憲一, 浅井 哲也, 雨宮 好仁, "Process compensation techniques for low-voltage CMOS digital circuits," 映像情報メディア学会誌, vol. 63, no. 11, pp. 1667-1670 (2009).
  116. Utagawa A., Sahashi T., Asai T., and Amemiya Y., "Stochastic resonance in an array of locally-coupled McCulloch-Pitts neurons with population heterogeneity," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E92-A, no. 10, pp. 2508-2513 (2009).
  117. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 300-nW, 15-ppm/°C, 20-ppm/V CMOS voltage reference circuit consisting of subthreshold MOSFETs," IEEE Journal of Solid-State Circuits, vol. 44, no. 7, pp. 2047-2054 (2009).
  118. Kikombo A.K., Asai T., Oya T., Schmid A., Leblebici Y., and Amemiya Y., "A neuromorphic single-electron circuit for noise-shaping pulse-density modulation," International Journal of Nanotechnology and Molecular Computation, vol. 1, no. 2, pp. 80-92 (2009).
  119. Hirose T., Hagiwara A., Asai T., and Amemiya Y., "A highly sensitive thermosensing CMOS circuit based on self-biasing circuit technique," IEEJ Transactions on Electrical and Electronic Engineering, vol. 4, no. 2, pp. 278-286 (2009).
  120. Kikombo A.K., Schmid A., Asai T., Leblebici Y., and Amemiya Y., "A bio-inspired image processor for edge detection with single-electron circuits," Journal of Signal Processing, vol. 13, no. 2, pp. 133-144 (2009).
  121. Ogawa T., Hirose T., Asai T., and Amemiya Y., "Threshold-logic devices consisting of subthreshold CMOS circuits," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E92-A, no. 2, pp. 436-442 (2009).
  122. Kikombo A.K., Asai T., and Amemiya Y., "An elementary neuro-morphic circuit for visual motion detection with single-electron devices based on correlation neural networks," Journal of Computational and Theoretical Nanoscience, vol. 6, no. 1, pp. 89-95 (2009).
  123. (解説記事)浅井 哲也, 宇田川 玲, 雨宮 好仁, "ゆらぎを積極的に利用する生体様ハードウェア--雑音を利用したオンチップマルチクロック源--," 日本神経回路学会誌, vol. 15, no. 1, pp. 18-26 (2008).
  124. Asai T., Yamada K., and Amemiya Y., "Single-flux quantum logic circuits exploiting collision-based fusion gates," Physica C, vol. 468, no. 15-20, pp. 1983-1986 (2008).
  125. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise-induced synchronization among sub-RF CMOS analog oscillators for skew-free clock distribution," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E91-A, no. 9, pp. 2475-2481 (2008).
  126. Kasai S. and Asai T., "Stochastic resonance in Schottky wrap gate-controlled GaAs nanowire field effect transistors and their networks," Applied Physics Express, vol. 1, no. 8, pp. 083001/1-3 (2008).
  127. Kikombo A.K., Hirose T., Asai T., and Amemiya Y., "Non-linear phenomena in electronic systems consisting of coupled single-electron oscillators," Chaos, Solitons and Fractals, vol. 37, no. 1, pp. 100-107 (2008).
  128. Hirose T., Asai T., and Amemiya Y., "Temperature-compensated CMOS current reference circuit for ultralow-power subthreshold LSIs," IEICE Electronics Express, vol. 5, no. 6, pp. 204-210 (2008).
  129. Tovar G.M., Asai T., Hirose T., and Amemiya Y., "Critical temperature sensor based on oscillatory neuron models," Journal of Signal Processing, vol. 12, no. 1, pp. 17-24 (2008).
  130. Tovar G.M., Asai T., Fujita D., and Amemiya Y., "Analog MOS circuits implementing a temporal coding neural model," Journal of Signal Processing, vol. 12, no. 6, pp. 423-432 (2008).
  131. Yamada K., Asai T., Hirose T., and Amemiya Y., "On digital LSI circuits exploiting collision-based fusion gates," International Journal of Unconventional Computing, vol. 4, no. 1, pp. 45-59 (2008).
  132. Nakada K., Asai T., Hirose T., Hayashi H., and Amemiya Y., "A subthreshold CMOS circuit for a piecewise linear neuromorphic oscillator with current-mode low-pass filters," Neurocomputing, vol. 71, no. 1-3, pp. 3-12 (2007).
  133. Utagawa A., Asai T., Hirose T., and Amemiya Y., "An inhibitory neural-network circuit exhibiting noise shaping with subthreshold MOS neuron circuits," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E90-A, no. 10, pp. 2108-2115 (2007).
  134. Hirose T., Asai T., and Amemiya Y., "Pulsed neural networks consisting of single-flux-quantum spiking neurons," Physica C, vol. 463-465, no. 1, pp. 1072-1075 (2007).
  135. Kikombo A.K., Oya T., Asai T., and Amemiya Y., "Discrete dynamical systems consisting of single-electron circuits," International Journal of Bifurcation and Chaos, vol. 17, no. 10, pp. 3613-3617 (2007).
  136. Oya T., Motoike I.N., and Asai T., "Single-electron circuits performing dendritic pattern formation with nature-inspired cellular automata," International Journal of Bifurcation and Chaos, vol. 17, no. 10, pp. 3651-3655 (2007).
  137. Fukuda E.S., Tovar G.M., Asai T., Hirose T., and Amemiya Y., "Neuromorphic CMOS circuits implementing a novel neural segmentation model based on symmetric STDP learning," Journal of Signal Processing, vol. 11, no. 6, pp. 439-444 (2007).
  138. Takahashi M., Asai T., Hirose T., and Amemiya Y., "A CMOS reaction-diffusion device using minority-carrier diffusion in semiconductors," International Journal of Bifurcation and Chaos, vol. 17, no. 5, pp. 1713-1719 (2007).
  139. Oya T., Asai T., and Amemiya Y., "Stochastic resonance in an ensemble of single-electron neuromorphic devices and its application to competitive neural networks," Chaos, Solitons and Fractals, vol. 32, no. 2, pp. 855-861 (2007).
  140. Ueno K., Hirose T., Asai T., and Amemiya Y., "CMOS smart sensor for monitoring the quality of perishables," IEEE Journal of Solid-State Circuits, vol. 42, no. 4, pp. 798-803 (2007).
  141. Oya T., Asai T., and Amemiya Y., "A single-electron reaction-diffusion device for computation of a Voronoi diagram," International Journal of Unconventional Computing, vol. 3, no. 4, pp. 271-284 (2007).
  142. Suzuki Y., Takayama T., Motoike I.N., and Asai T., "Striped and spotted pattern generation on reaction-diffusion cellular automata -- theory and LSI implementation --," International Journal of Unconventional Computing, vol. 3, no. 1, pp. 1-13 (2007).
  143. Nakada K., Asai T., and Hayashi H., "Analog VLSI implementation of resonate-and-fire neuron," International Journal of Neural Systems, vol. 16, no. 6, pp. 445-456 (2006).
  144. Hirose T., Asai T., and Amemiya Y., "Power-supply circuits for ultralow-power subthreshold MOS-LSIs," IEICE Electronics Express, vol. 3, no. 22, pp. 464-468 (2006).
  145. Hirose T., Asai T., and Amemiya Y., "Spiking neuron devices consisting of single-flux-quantum circuits," Physica C, vol. 445-448, no. N/A, pp. 1020-1023 (2006).
  146. Tovar G.M., Hirose T., Asai T., and Amemiya Y., "Neuromorphic MOS circuits exhibiting precisely-timed synchronization with silicon spiking neurons and depressing synapses," Journal of Signal Processing, vol. 10, no. 6, pp. 391-397 (2006).
  147. 萩原 淳史, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "弱反転MOSFETを用いた温度検出スイッチ回路," 電子情報通信学会論文誌C, vol. J89-C, no. 10, pp. 654-656 (2006).
  148. Yamada K., Motoike I.N., Asai T., and Amemiya Y., "Design methodologies for compact logic circuits based on collision-based computing," IEICE Electronics Express, vol. 3, no. 13, pp. 292-298 (2006).
  149. Ueno K., Hirose T., Asai T., and Amemiya Y., "A CMOS watchdog sensor for certifying the quality of various perishables with a wider activation energy," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E89-A, no. 4, pp. 902-907 (2006).
  150. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "Neuronal synchrony detection on single-electron neural networks," Chaos, Solitons and Fractals, vol. 27, no. 4, pp. 887-894 (2006).
  151. Asai T., Kamiya T., Hirose T., and Amemiya Y., "A subthreshold analog MOS circuit for Lotka-Volterra chaotic oscillator," International Journal of Bifurcation and Chaos, vol. 16, no. 1, pp. 207-212 (2006).
  152. 鈴木 洋平, 高山 貴裕, 元池 N. 育子, 浅井 哲也, "縞・斑点画像パターンの修復を行う反応拡散モデルとそのLSI化," 電子情報通信学会論文誌A, vol. J87-A, no. 11, pp. 1272-1281 (2005).
  153. Asai T., De Lacy Costello B., and Adamatzky A., "Silicon implementation of a chemical reaction-diffusion processor for computation of Voronoi diagram," International Journal of Bifurcation and Chaos, vol. 15, no. 10, pp. 3307-3320 (2005).
  154. Ikebe M. and Asai T., "A digital vision chip for early feature extraction with rotated template-matching cellular automata," Journal of Robotics and Mechatronics, vol. 17, no. 4, pp. 372-377 (2005).
  155. Hirose T., Matsuoka T., Taniguchi K., Asai T., and Amemiya Y., "Ultralow-power current reference circuit with low temperature dependence," IEICE Transactions on Electronics, vol. E88-C, no. 6, pp. 1142-1147 (2005).
  156. Nakada K., Asai T., and Amemiya Y., "Analog CMOS implementation of a CNN-based locomotion controller with floating-gate devices," IEEE Transactions on Circuits and Systems I, vol. 52, no. 6, pp. 1095-1103 (2005).
  157. 加賀谷 亮, 池辺 将之, 浅井 哲也, 雨宮 好仁, "負帰還リセットによるCMOSイメージセンサのバラツキ補償," 映像情報メディア学会誌, vol. 59, no. 3, pp. 415-421 (2005).
  158. Asai T., Ikebe M., Hirose T., and Amemiya Y., "A quadrilateral-object composer for binary images with reaction-diffusion cellular automata," International Journal of Parallel, Emergent and Distributed Systems, vol. 20, no. 1, pp. 57-68 (2005).
  159. Oya T., Schmid A., Asai T., Leblebici Y., and Amemiya Y., "On the fault tolerance of a clustered single-electron neural network for differential enhancement," IEICE Electronics Express, vol. 2, no. 3, pp. 76-80 (2005).
  160. Oya T., Asai T., Fukui T., and Amemiya Y., "Reaction-diffusion systems consisting of single-electron oscillators," International Journal of Unconventional Computing, vol. 1, no. 2, pp. 177-194 (2005).
  161. Asai T., Kanazawa Y., Hirose T., and Amemiya Y., "Analog reaction-diffusion chip imitating the Belousov-Zhabotinsky reaction with hardware Oregonator model," International Journal of Unconventional Computing, vol. 1, no. 2, pp. 123-147 (2005).
  162. Nakada K., Asai T., and Amemiya Y., "Biologically-inspired locomotion controller for a quadruped walking robot: Analog IC implementation of a CPG-based controller," Journal of Robotics and Mechatronics, vol. 16, no. 4, pp. 397-403 (2004).
  163. Matsubara H., Asai T., Hirose T., and Amemiya Y., "Reaction-diffusion chip implementing excitable lattices with multiple-valued cellular automata," IEICE Electronics Express, vol. 1, no. 9, pp. 248-252 (2004).
  164. Kanazawa Y., Asai T., Hirose T., and Amemiya Y., "A MOS circuit for bursting neural oscillators with excitable Oregonators," IEICE Electronics Express, vol. 1, no. 4, pp. 73-76 (2004).
  165. Kagaya R., Ikebe M., Asai T., and Amemiya Y., "On-chip fixed-pattern-noise canceling with non-destructive intermediate readout circuitry for CMOS active-pixel sensors," WSEAS Transactions on Circuits and Systems, vol. 3, no. 3, pp. 477-479 (2004).
  166. Asai T., Adamatzky A., and Amemiya Y., "Towards reaction-diffusion computing devices based on minority-carrier transport in semiconductors," Chaos, Solitons and Fractals, vol. 20, no. 4, pp. 863-876 (2004).
  167. 金澤 雄亮, 浅井 哲也, 雨宮 好仁, "非単調CDMAニューラルネットを用いた連想記憶イメージセンサの数値的考察," 映像情報メディア学会誌, vol. 58, no. 3, pp. 396-408 (2004).
  168. Nakada K., Asai T., and Amemiya Y., "Design of an artificial central pattern generator with feedback controller," Intelligent Automation and Soft Computing, vol. 10, no. 2, pp. 185-192 (2004).
  169. Kanazawa Y., Asai T., Ikebe M., and Amemiya Y., "A novel CMOS circuit for depressing synapse and its application to contrast-invariant pattern classification and synchrony detection," International Journal of Robotics and Automation, vol. 19, no. 4, pp. 206-212 (2004).
  170. (研究紹介)浅井 哲也, "反応拡散系を模したアナログ集積デバイスとその応用," 応用物理, vol. 72, no. 10, pp. 1286-1290 (2003).
  171. Oya T., Takahashi Y., Ikebe M., Asai T., and Amemiya Y., "A single-electron circuit as a discrete dynamical system," Superlattices and Microstructures, vol. 34, no. 3-6, pp. 253-258 (2003).
  172. Nakada K., Asai T., and Amemiya Y., "An analog central pattern generator for interlimb coordination in quadruped locomotion," IEEE Transactions on Neural Networks, vol. 14, no. 5, pp. 1356-1365 (2003).
  173. Asai T., Kanazawa Y., and Amemiya Y., "A subthreshold MOS neuron circuit based on the Volterra system," IEEE Transactions on Neural Networks, vol. 14, no. 5, pp. 1308-1312 (2003).
  174. Kanazawa Y., Asai T., and Amemiya Y., "Basic circuit design of a neural processor: analog CMOS implementation of spiking neurons and dynamic synapses," Journal of Robotics and Mechatronics, vol. 15, no. 2, pp. 208-218 (2003).
  175. Oya T., Asai T., and Amemiya Y., "Single electron logic device with simple structure," 重複_Electronics Letters, vol. 39, no. 13, pp. 965-967 (2003).
  176. Oya T., Asai T., Fukui T., and Amemiya Y., "A majority-logic device using an irreversible single-electron box," IEEE Transactions on Nanotechnology, vol. 2, no. 1, pp. 15-22 (2003).
  177. Asai T., Nishimiya Y., and Amemiya Y., "A CMOS reaction-diffusion circuit based on cellular-automaton processing emulating the Belousov-Zhabotinsky reaction," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E85-A, no. 9, pp. 2093-2096 (2002).
  178. Oya T., Asai T., Fukui T., and Amemiya Y., "A majority-logic nanodevice using a balanced pair of single-electron boxes," Journal of Nanoscience and Nanotechnology, vol. 2, no. 3/4, pp. 333-342 (2002).
  179. Inokuchi T., Yamada T., Asai T., and Amemiya Y., "Analog computation using quantum-flux parametron devices," Physica C, vol. 357-360, no. 2, pp. 1618-1621 (2001).
  180. Asai T., Sunayama T., Amemiya Y., and Ikebe M., "A MOS vision chip based on the cellular-automaton processing," Japanese Journal of Applied Physics, vol. 40, no. 4B, pp. 2585-2592 (2001).
  181. Yamada T., Akazawa M., Asai T., and Amemiya Y., "Boltzmann-machine neural network devices using single-electron tunnelling," Nanotechnology, vol. 12, no. 1, pp. 60-67 (2001).
  182. (解説記事)浅井 哲也, "反応拡散チップの開発〜反応拡散系をシリコンLSIの上に実現する〜," 電気学会誌, vol. 121, no. 4, pp. 253-257 (2001).
  183. Sunayama T., Ikebe M., Asai T., and Amemiya Y., "Cellular νMOS circuits performing edge detection with difference-of-Gaussian Filters," Japanese Journal of Applied Physics, vol. 39, no. 4B, pp. 2278-2286 (2000).

書籍/チャプター

  1. Akai-Kasaya M. and Asai T., "Evolving Conductive Polymer Neural Networks on Wetware," Handbook of Unconventional Computing, Adamatzky A. Ed., vol. 2, World Scientific (2021).
  2. Oya T. and Asai T., "Emerging computations on nano-electronic circuits and devices," Molecular Architectonics: The Third Stage of Single Molecule Electronics, Ogawa T., Ed., Springer, New York (2016).
  3. Asai T. and Peper F., "Explorations in Morphic Architectures," Emerging Nanoelectronic Devices, Chen A., Hutchby J., ZhirnovV, and Bourianoff G., Eds, Wiley, New Jersey (2015).
  4. Asai T., "Memristor-CMOS-hybrid synaptic devices exhibiting spike-timing-dependent plasticity," VLSI: Circuits for Emerging Applications, Wojcicki T. and Iniewski I., Eds., CRC Press (2014).
  5. Asai T., "Reaction-diffusion media with excitable Oregonators coupled by memristors," Memristor Networks, Adamatzky A. and Chua L., eds., Springer (2013).
  6. Kikombo A.K., Asai T., and Amemiya Y., "Exploiting temporal noises and device fluctuations in enhancing fidelity of pulse-density modulator consisting of single-electron neural circuits," Neural Information Processing, Leung C.-S., Lee M., and Chan J.H., Eds., Lecture Notes in Computer Science, vol. 5864, pp. 384-391, Springer Berlin / Heidelberg (2009).
  7. 浅井 哲也, "反応拡散チップ," 自己組織化ハンドブック, 国武 豊喜 編, Chapter 9.3.1, pp. 781-783, NTS出版 (2009).
  8. Tovar G.M., Asai T., and Amemiya Y., "Noise-tolerant analog circuits for sensory segmentation based on symmetric STDP learning," Advances in Neuro-Information Processing, Koppen M., Kasabov N., and Coghill G, Eds., Lecture Notes in Computer Science, vol. 5507, pp. 851-858, Springer, Berlin / Heidelberg (2009).
  9. Asai T. and Oya T., "Nature-inspired single-electron circuits," Artificial Life Models in Hardware, Adamatzky A. and Komosinski M., Eds., pp. 133-160, Springer (2009).
  10. Asai T., "Novel hardware for unconventional computing," Encyclopedia of Complexity and System Science, Meyers R.A., Ed., pp. 124-129, Springer (2009).
  11. 元池 N. 育子, 浅井 哲也, "樹状構造の自己組織化と単電子回路への応用," トポロジーデザイニング---新しい幾何学からはじめる物質・材料設計---, 有限会社ブッカーズ 編, pp. 397-402, NTS出版, 東京 (2009).(分担執筆)
  12. Tovar G.M., Fukuda E.S., Asai T., Hirose T., and Amemiya Y., "Analog CMOS circuits implementing neural segmentation model based on symmetric STDP learning," Neural Information Processing, Ishikawa M., Doya K., Miyamoto H., and Yamakawa T., Eds., Lecture Notes in Computer Science, vol. 4985, pp. 117-126, Springer, Berlin / Heidelberg (2008).
  13. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise shaping pulse-density modulation in inhibitory neural networks with subthreshold neuron circuits," Brain-Inspired IT III, Natsume K., Hanazawa A., and Miki T., Eds, International Congress Series, vol. 1301, pp. 71-74, Elsevier, Netherlands (2007).
  14. Nakada K., Asai T., and Hayashi H., "Synchronization properties of pulse-coupled resonate-and-fire neuron circuits and their application," Brain-Inspired IT III, Natsume K., Hanazawa A., and Miki T., Eds, International Congress Series, vol. 1301, pp. 148-151, Elsevier, Netherlands (2007).
  15. 浅井 哲也, 元池 N. 育子, "自己組織化フラクタル材料---樹状パターンを生成する量子ドット回路," 自己組織化ナノマテリアル---フロントランナー60人に聞くナノテクノロジーの新潮流, 山口 智彦, 下村 正嗣 編, Chapter 6.2, pp. 302-306, フロンティア出版, 東京 (2007).(分担執筆)
  16. 浅井 哲也, "量子ドット反応拡散系," 自己組織化ナノマテリアル---フロントランナー60人に聞くナノテクノロジーの新潮流, 山口 智彦, 下村 正嗣 編, Chapter 7.5, pp. 354-359, フロンティア出版, 東京 (2007).(分担執筆)
  17. Nakada K., Asai T., and Hayashi H., "Burst synchronization in two pulse-coupled resonate-and-fire neuron circuits," Professional Practice in Artificial Intelligence, IFIP International Federation for Infornation Processing, Debenham J., Ed., vol. 218, pp. 285-294, Springer, Boston (2006).
  18. Yamada K., Asai T., Motoike I.N., and Amemiya Y., "On digital VLSI circuits exploiting collision-based fusion gates," From Utopian to Genuine Unconventional Computers, Teuscher C. and Adamatzky A., Eds., pp. 1-16, Luniver Press, U.K. (2006).
  19. 浅井 哲也, 雨宮 好仁, "高次視覚情報処理アナログ・ディジタル混在チップ," ニューロインフォマティクス--視覚系を中心に--, 甘利 俊一 監修, 臼井 支郎 編, Chapter 6.2, オーム社, 東京 (2006).(分担執筆)
  20. Hirose T., Ueno K., Asai T., and Amemiya Y., "Single-flux-quantum circuits for spiking neuron devices," Brain-Inspired IT II, Ishii K., Natsume K., and Hanazawa A., Eds., International Congress Series, vol. 1291, pp. 221-224, Elsevier, Netherlands (2006).
  21. Oya T., Asai T., Kagaya R., Kasai S., and Amemiya Y., "Stochastic resonance among single-electron neurons on Schottky wrap-gate devices," Brain-Inspired IT II, Ishii K., Natsume K., and Hanazawa A., Eds., International Congress Series, vol. 1291, pp. 213-216, Elsevier, Netherlands (2006).
  22. Oya T., Asai T., and Amemiya Y., "A single-electron reaction-diffusion device for computation of a Voronoi diagram," Unconventional Computing 2005: From Cellular Automata to Wetware, Teuscher C. and Adamatzky A., Eds., pp. 13-26, Luniver Press, U.K. (2005).
  23. Suzuki Y., Takayama T., Motoike I.N., and Asai T., "Striped and spotted pattern generation on reaction-diffusion cellular automata -- theory and LSI implementation --," Unconventional Computing 2005: From Cellular Automata to Wetware, Teuscher C. and Adamatzky A., Eds., pp. 41-54, Luniver Press, U.K. (2005).
  24. Adamatzky A., De Lacy Costello B., and Asai T., Reaction-Diffusion Computers, Elsevier, UK (2005).
  25. Asai T., "A neuromorphic CMOS family and its application," Brain-Inspired IT I, Nakagawa H., Ishii K., and Miyamoto H., Eds., International Congress Series, vol. 1269, pp. 173-176, Elsevier, Netherlands (2004).
  26. 浅井 哲也, "インテリジェントセンサ," 第2版応用物理ハンドブック, 応用物理学会 編, Chapter 9.12.6, pp. 647-648, 丸善, 東京 (2002).(分担執筆)
  27. Yonezu H., Asai T., Ohtani M., and Ohshima N., "Motion detection with bio-inspired analog CMOS circuits," Brainware: Bio-Inspired Architecture and its Hardware Implementation, Miki T., Ed., Chapter 5, pp. 123-134, World Scientific Publishing, Singapore (2000).
  28. 浅井 哲也, 生体の視覚システムに学んだ動き検出および視覚対象追従運動機能の集積回路化に関する研究, リアライズ理工センター, 丸善, 東京 (1999).

特許

  1. 斉藤 友貴哉, 筒井 拓郎, 凌 元傑, 浅井 哲也, 西田 浩平, 辰巳 祥平, "予測システム及び量産方法," PCT/JP2024/038190 (2024年10月29日).
  2. 浅井 哲也, 村松 聖倭, 佐々木 義明, 西田 浩平, "メモリ回路及びメモリ処理方法," PCT/JP2024/33655(2024年9月20日).
  3. 斉藤 友貴哉, 筒井 拓郎, 凌 元傑, 浅井 哲也, 西田 浩平, 辰巳 祥平, "予測システム及び量産方法," 特願2023-188667 (2023年11月2日).
  4. 浅井 哲也, 村松 聖倭, 西田 浩平, "メモリ回路及びメモリ処理方法," 特願2023-161571(2023年9月25日).
  5. 寺崎 幸夫, 中田 一紀, 鈴木 英治, 須田 慶太, 佐々木 智生, 浅井 哲也, 阿部 佑紀, "ノード及びレザバー素子," 特願2023-122359(2023年7月27日).
  6. 斉藤 友貴哉, 筒井 拓郎, 凌 元傑, 浅井 哲也, 阿部 佑紀, 吉田 広世, "リザーバ装置及びプロセス状態予測システム," PCT/JP2023/013903 (2023年4月4日) .
  7. 浅井 哲也, 村松 聖倭, 佐々木 義明, 西田 浩平, "メモリ回路及び双安定回路並びにメモリ処理方法," 特願2022-129712(2022年8月16日), 特開2024-27025(令和6年2月29日).
  8. 斉藤 友貴哉, 筒井 拓郎, 凌 元傑, 浅井 哲也, 阿部 佑紀, "リザーバ装置及びプロセス状態予測システム," 特願2022-115663 (2022年7月20日).
  9. 斉藤 友貴哉, 筒井 拓郎, 凌 元傑, 大和田 伸, 浅井 哲也, 赤井 恵, "プロセス状態予測システム," 特願2021-100983 (2021年6月17日), 国際出願・公開番号:JP2022011741W・WO2022264573 (2022年3月15日出願, 同年12月22日公開).
  10. 浅井 哲也, 山岸 善治, 金子 竜也, "最適化装置及び最適化方法並びに最適化用プログラム," 特願2022-011651(2022年1月28日), 特開2023-110297(2023年08月09日).
  11. 浅井 哲也, 西田 浩平, 佐々木 義明, "学習装置、減算回路及び活性化関数回路," 出願番号:JP2021118326A (2021年7月16日) , 公開番号:JP2023013866(2023年1月26日公開)
  12. 斉藤 友貴哉, 筒井 拓郎, 凌 元傑, 大和田 伸, 浅井 哲也, 赤井 恵, "プロセス状態予測システム," 特願2021-100983 (2021年6月17日).
  13. 黒川 圭一, 中江 達哉, 高前田 伸也, 大羽 由華, "演算処理方法、演算処理装置及びプログラム," PCT/JP2019/021060 (2019年5月28日).
  14. 浅井 哲也, "重み符号固定学習装置," 特願2019-505784, 特許第6901163号, 国際出願・公開番号:JP2018/004786・WO2018168293 (2018年2月13日出願, 2021年6月21日登録).
  15. 浅井 哲也, "重み符号固定学習装置," 特願2017-048421 (2017年3月14日).
  16. 田中 啓文, 小川 琢治, 浅井 哲也, "非線形素子," 特願2013-179578 (2013年8月30日), 特開2015-50248 (2015年3月16日).
  17. Hirose T., Asai T., Amemiya Y., and Ueno K., "Reference voltage generation circuit," 国際公開番号 WO 2009/014042, 国際公開日 2009年1月29日.
  18. 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, 上野 憲一, "基準電圧発生回路," 特願2007-191106 (2007年7月23日).
  19. 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, 綱渕 輝幸, "遠赤外線センサ," 特願2005-75524 (2005年3月16日), 特開2006-258562 (2006年9月28日).
  20. 浅井 哲也, 雨宮 好仁, 綱淵 輝幸, "模様作成システム," 特願2004-178550 (2004年6月16日), 特開2006-2272 (2006年1月5日).

招待講演/セミナー

  1. 安藤 洸太, "ニアデータAIプロセッサとハードウェア・ソフトウェア協調設計," 電子情報通信学会 スマートインフォメディアシステム研究会, 北星学園大学, Sapporo, Japan (Oct. 3-4, 2024).
  2. 浅井 哲也, "Silicon CMOS physical reservoir computing," 応用物理学会 秋季学術講演会シンポジウム「新材料・新原理を活用した物理リザバーコンピューティングの社会応用に向けて」, TOKI MESSE, Niigata, Japan (Sep. 19, 2024).
  3. 浅井 哲也, "ニューロモルフィックAI入門," 東京エレクトロンAI ワークショップ, TEL D2スクエア, Sapporo, Japan (Jul. 5, 2024).
  4. 安藤 洸太, "ニューラルネットワークの連合マルチタスク協調学習," フォレストワークショップ2024, TKPガーデンシティPREMIUM札幌大通, Sapporo, Japan (Mar. 29, 2024).
  5. 浅井 哲也, "脳型・AIハードウェア研究の遍歴と近年の研究の潮流," 日本ロボット学会第151回ロボット工学セミナー, Online, Japan (Jan. 11, 2024).
  6. 萩原 成基, "導電性ポリマーネットワークがもたらす柔らかな脳型ウェットウェア," 第258回JOEM研究会, オンライン, (Dec. 18, 2023).
  7. 秋永 広幸, 百瀬 啓, 浅井 哲也, "AI2oT (Artificial Intelligence and IoT) ECEプログラムの現状と未来," 2023年度第1回CPD協議会公開シンポジウム, オンライン, (Nov. 17, 2023).
  8. Asai T., "Make AI: Towards hardware-driven open innovation for edge AI," Bilateral Seminar Italy-Japan on Quantum Neuromorphics: Quantum Computing, Artificial Intelligence, Brain Computing, Online, Italy (May 23, 2023).
  9. Hagiwara N., "Conductive polymer neural networks for neuromorphic wetware," 2023 International Workshop on Neuromorphic Computing, Information Science and Technology, Hokkaido University, Sapporo, Japan (Jan. 18, 2023).
  10. Abe Y., "Diving into reservoir – the world of reservoir computing and our recent research activities," 2023 International Workshop on Neuromorphic Computing, Information Science and Technology, Hokkaido University, Sapporo, Japan (Jan. 18, 2023).
  11. 浅井 哲也, "AIと環境のインタラクティブデザイン," 応用物理学会トータルバイオミメティクス研究グループワークショップ, Online, Japan (Dec. 19, 2022).
  12. 安藤 洸太, "Algorithm-architecture co-optimization for edge AI applications," 電子情報通信学会情報センシング研究会, オンライン, Sapporo, Japan (Aug. 8-10, 2022).
  13. Ando K., "Quantized neural network processors and algorithms for edge-side AI applications," 65th IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2022), Online, Fukuoka, Japan (Aug. 7-10, 2022).
  14. 安藤 洸太, "Edge-side deep neural network processors: quantization, communication, and memories ," 電子情報通信学会複雑コミュニケーションサイエンス研究会, Hokkaido University, Sapporo, Japan (Aug. 4-5, 2022).
  15. 安藤 洸太, " ニューラルネットワークプロセッサ技術とモデル構築・学習方法およびFPGAへの実装法 ~デモ付~," 日本テクノセンター オンラインセミナー, Nihon Techno Center(オンライン), Tokyo, Japan (Jul. 20, 2022).
  16. Hagiwara N., Kan S., Asai T., and Akai-Kasaya M., "Construction of a neural network using organic materials and ions," The 29th International Workshop on Active-Matrix Flatpanel Displays and Devices (AM-FPD), Ryukoku University Avanti Kyoto Hall, (On line), Japan (Jul. 5-8, 2022).
  17. Hagiwara N., Kan S., Asai T., and Akai-Kasaya M., "Construction of a neural network using organic materials and ions," Proceeding:The 29th International Workshop on Active-Matrix Flatpanel Displays and Devices (AM-FPD), pp. 86-89, Ryukoku University Avanti Kyoto Hall, (On line), Japan (Jul. 5-8, 2022).
  18. Asai T., "Re-pioneering stochastic computing towards edge-AI devices with inference and learning abilities," The 3rd International Symposium on Neuromorphic AI Hardware, Premier Hotel Mojiko, Kitakyushu, Japan (Mar. 18-19, 2022).
  19. 浅井 哲也, "AIチップ:研究開発の動向とエッジAIアプリ創出の展望," 三菱電機環境・電子デバイス技術部会セミナー, オンライン, Tokyo, Japan (Mar. 9, 2022).
  20. 浅井 哲也, "ニューロモルフィック工学と集積システム," バイオ・マイクロ・ナノテク研究会, オンライン, Tokyo, Japan (Dec. 21, 2021).
  21. Asai T., "A novel reservoir computing model for memristive device arrays," International Conference on Memristive Materials, Device & Systems (MEMRISYS 2021), Epochal Tsukuba, Tsukuba, Japan (Nov. 1-4, 2021).
  22. 安藤 洸太, "⼆値・三値・量⼦化ニューラルネットワークの推論LSIと学習アルゴリズム," 第44回 多値論理フォーラム, Online, Japan (Sep. 11-12, 2021).
  23. 浅井 哲也, "ニューロモルフィック情報処理とその集積システム," 2021年応用物理学会秋季学術講演会シンポジウム「バイオミメティクスが生み出す超高機能フロンティア〜知覚−情報処理−行動から発電まで〜」, Online, Japan (Sep. 10-13, 2021).
  24. 浅井 哲也, "学習と推論が可能な確率的演算に基づくエッジ向けAIチップアーキテクチャ," JST新技術説明会, オンライン, Japan (Sep. 2, 2021).
  25. 浅井 哲也, "AIチップ:研究開発の動向とエッジAIアプリ創出の展望," 電子情報通信学会Webinarテクノロジートレンドシリーズ, オンライン, Japan (Jul. 8, 2021).
  26. 浅井 哲也, "超スマート社会に向けたニューロモルフィック材料・デバイス・システムの展望," 日本金属学会 2021年春期大会, オンライン開催, Japan (Mar. 16-19, 2021).
  27. Ali E.J., Amemiya Y., Hagiwara N., Akai-Kasaya M., and Asai T., "A comparison between simulations and experiments of neuromorphic devices using electropolymerization of conductive polymer nanowires," Joint Symposium of JSPS-DST Bilateral Research on Charge- and Spin-Blockade in Ultrathin-Layers of Single Molecule Magnets, online, Japan (Feb. 24, 2021).
  28. Kan S., Nakajima K., Asai T., and Akai-Kasaya M., "Simple reservoir computing capitalizing on the nonlinear response of materials: theory and physical implementations," Joint Symposium of JSPS-DST Bilateral Research on Charge- and Spin-Blockade in Ultrathin-Layers of Single Molecule Magnets, online, Japan (Feb. 24, 2021).
  29. Hagiwara N., Sekizaki S., Asai T., and Akai-Kasaya M., "Long- and Short-term Conductance Control of Conductive Polymer Wire Synapses," Joint Symposium of JSPS-DST Bilateral Research on Charge- and Spin-Blockade in Ultrathin-Layers of Single Molecule Magnets, Online, Japan (Feb. 24, 2021).
  30. 赤井 恵, 浅井 哲也, "ナノ材料を用いた生体及び神経細胞機能模倣素子," 第30回日本神経回路学会 全国大会 (JNNS2020), オンライン開催, Japan (Dec. 2-5, 2020).
  31. Asai T. and Momose H., "Programming artificial intelligence: A reconfigurable AI shield for embedded microcontrollers," International Conference on Solid State Devices and Materials, Online, Japan (Sep. 27-30, 2020).
  32. 浅井 哲也, "エマージングデバイス・材料によるニューロモルフィック計算," 日本金属学会春季大会, Tokyo Institute of Technology, Tokyo, Japan (Mar. 17-19, 2020).
  33. 浅井 哲也, "エッジAIの新価値創出に向けたハードウェア指向オープンイノベーションプラットフォーム," エレクトロニクス実装学会春季講演大会, Yokohama National University, Yokohama, Japan (Mar. 3-5, 2020).
  34. Akai-Kasaya M., Takeshima Y., Kuwahara Y., and Asai T., "Physical reservoir computing on nano-scale network devices," The 2019 International Symposium on Nonlinear Theory and Its Applications (NOLTA2019), Berjaya Times Square Hotel, Kuala Lumpur, Malaysia (Dec. 2-6, 2019).
  35. 浅井 哲也, "AIチップ:研究開発の動向とエッジAIアプリ創出に向けた取組み," 第6回先端イメージングデバイス・技術分科会, JEITA, Tokyo, Japan (Nov. 22, 2019).
  36. Asai T. and Momose H., "Make AI: Hardware-driven open innovation platform for Edge-AI," The 32nd International Microprocesses and Nanotechnology Conference, International Conference Center Hiroshima, Hiroshima, Japan (Oct. 28-31, 2019).
  37. 浅井 哲也, "ものづくりを中心としたAIオープンイノベーション:エッジAIデバイスの新価値創出に向けた北大の取り組み," Multiple Innovative Kenkyu-kai Association for wireless communications 2019(MIKA2019), Hokkaido University, Sapporo, Japan (Oct. 2-4, 2019).
  38. 鈴木 駿也, 南川 滉瑛, "レザバーコンピューティングの基礎と実践," 東京エレクトロンAIワークショップ2019, 東京エレクトロン札幌事業所, Sapporo, Japan (Jul. 19, 2019).
  39. 浅井 哲也, "人工知能チップによる未来社会," 北海道大学・道民カレッジ連携公開講座「人工知能とビッグデータ」, Sapporo Convention Center, Sapporo, Japan (May 26, 2019).
  40. 浅井 哲也, "神経科学と情報科学,ものづくりの学際融合によるAIハードウェア・デバイスに向けて," JEITA非ノイマン型情報処理へ向けたデバイス技術分科会, JEITA, Tokyo, Japan (Mar. 20, 2019).
  41. 浅井 哲也, "ニューロモルフィック工学とマテリアル," 応用物理学会春季学術講演会シンポジウム:物質に内在する学習・最適化能⼒を活⽤するマテリアル知能科), 10p-W810-1, Tokyo, Japan (Mar. 9-12, 2019).
  42. 浅井 哲也, "人工知能とハードウェア概論," 電子回路技術研究会, CQ出版社セミナールーム, Tokyo, Japan (Jan. 30, 2019).
  43. 浅井 哲也, "AIシンギュラリティへの遠い道のりとAIハードウェアの現状," 三菱UFJモルガン・スタンレー証券 2019新春セミナー, 大手町フィナンシャルシティグランキューブ, Tokyo, Japan (Jan. 17, 2019).
  44. 鈴木 駿也, 南川 滉瑛, 浅井 哲也, "フィジカルレザバーの実現に向けた制約・課題/単一ノードを用いたReservoir Computing," 富士通研究所専門技術セミナー, 富士通研究所, Kawasaki, Japan (Nov. 16, 2018).
  45. 南川 滉瑛, 鈴木 駿也, 浅井 哲也, "レザバー計算機およびFORCE学習の基礎理論とそのPython実装," 富士通研究所専門技術セミナー, 富士通研究所, Kawasaki, Japan (Nov. 16, 2018).
  46. 浅井 哲也, "今後のAIデバイス研究開発の勘所," TDKセミナー「近未来AIの可能性と将来におけるニューロモーフィックの姿」, TDK Technical Center, Yawata, Japan (Jul. 4, 2018).
  47. Asai T., "Brain-morphic AI hardware evolved from integration of information science and manufacturing technologies," 2018 Symposia on VLSI Technology Short Course (Hardware and device technology requirements for Artificial Intelligence/Machine Learning), Hilton Hawaiian Village, Honolulu, USA (Jun. 18, 2018).
  48. Asai T., "Unconventional AI and neuromorphic computing driven by emerging devices and materials," 2018 IEEE Silicon Nanoelectronics Workshop, Hilton Hawaiian Village, Honolulu, USA (Jun. 17-18, 2018).
  49. 秋永 広幸, 島 久, 内藤 泰久, 浅井 哲也, "アナログ型抵抗変化ニューロデバイス・システムのソフト・ハード一体型研究開発," 電子情報通信学会集積回路研究会, Kikai Shinko Kaikan, Tokyo, Japan (Apr. 19-20, 2018).
  50. 浅井 哲也, "ニューロモルフィックハードウェアの過去と現在および可能性のある未来像," 第65回応用物理学会春季講演会シンポジウム「ニューロモルフィックハードウェアとはどんなものだろうか」, Waseda University, Tokyo, Japan (Mar. 17-20, 2018).
  51. Akinaga H. and Asai T., "AI hard- and soft- synchronized developments," The 3rd Workshop on Bio-Inspired Energy-Efficient Information Systems, Tokyo University, Tokyo, Japan (Mar. 12, 2018).
  52. 浅井 哲也, "三次元ニューラルネットワークデバイスの実現に向けた材料・デバイス・回路技術," 東北大学電気通信研究所「新規固体デバイス・回路を用いた脳型コンピューティングに関する研究」共同プロジェクト研究会, Tohoku University, Sendai, Japan (Dec. 26, 2017).
  53. Asai T., "Emerging research architectures for brain-morphic AI," SNU-HU 2017 International Workshop on New Frontiers in Convergence Science and Technology, Seoul National University, Seoul, Korea (Nov. 24, 2017).
  54. 浅井 哲也, "TBA," NEDO第1回ニューロモルフィックコンピューティング勉強会, AIST Tokyo Satellite Office, Tokyo, Japan (Oct. 31, 2017).
  55. 浅井 哲也, "ニューラルネットワーク集積回路概論," 「NEDO IoT推進のための横断技術開発プロジェクト」第2回人材育成スクール, Waseda University, Tokyo, Japan (Oct. 10, 2017).
  56. Asai T., "More-than-Neumann and beyond-Neumann architectures," International Conference on Solid State Devices and Materials, Sendai International Center, Sendai, Japan (Sep. 19-22, 2017).
  57. 浅井 哲也, "情報科学とデバイス・ものづくり融合研究による人工知能のシンギュラリティ到達加速," 富士通研究所専門技術講座, FUJITSU Laboratories Atsugi Office, Atsugi, Japan (Jul. 25, 2017).
  58. 浅井 哲也, "AIのハードウェア:イントロダクション," 日本学術振興会151委員会研究会, RIKEN, Wako, Japan (Jul. 10, 2017).
  59. 浅井 哲也, "情報科学とデバイス・ものづくり融合研究による人工知能のシンギュラリティ到達加速," JSTセミナー「革新的コンピューティングに資する新探求アーキテクチャ」, JST東京本部別館, Tokyo, Japan (Jun. 15, 2017).
  60. Akai-Kasaya M., Hikita W., Kuwahara Y., and Asai T., "On the Growing Polymer Neural Networks," Communications Microsystems Optoelectronics Sensors Emerging Technologies Research 2017 (CMOSETR2017), Hotel Sofitel Warsaw Victoria, Warsaw, Poland (May 28-30, 2017).
  61. 植吉 晃大, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "ハードウェアディープラーニングアクセラレータの研究動向," 2017年電子情報通信学会総合大会 シンポジウムセッション「神経回路ハードウェア研究の最前線」, Meijo University, Nagoya, Japan (Mar. 22, 2017).
  62. 百瀬 啓, 浅井 哲也, "ニューロチップの動向と未来," 第64回応用物理学会春季学術講演会シンポジウム「ニューロモルフィックハードウェアにおける機能性酸化物の役割」, Pacifico Yokohama, Yokohama, Japan (Mar. 16, 2017).
  63. 浅井 哲也, "ニューラルネットワーク集積回路概論," 「NEDO IoT推進のための横断技術開発プロジェクト」第1回人材育成スクール, AIST, Tsukuba, Japan (Feb. 24, 2017).
  64. 浅井 哲也, "ニューラルネットワーク集積回路の概要 〜歴史と流派、近年の動向と可能性のある未来〜," 超精密加工専門委員会第70回研究会, Mielparque Osaka, Osaka, Japan (Dec. 16, 2016).
  65. Asai T., "Cognitive motion processing in imager/neural processor 3D stacked systems," 2016 HU/SNU Joint Symposium / International Workshop on New Frontiers in Convergence Science and Technology, Hokkaido University, Sapporo, Japan (Nov. 24-25, 2016).
  66. Ikebe M., Uchida D., Take Y., Asai T., Kuroda T., and Motomura M., "3D stacked image sensor featuring low noise inductive coupling channels," The 3rd International Workshop on Image Sensors and Imaging Systems, pp. 15-16, Tokyo Institute of Technology, Tokyo, Japan (Nov. 17-18, 2016).
  67. Asai T., Ikebe M., and Motomura M., "Cognitive motion processing in imager/neural processor 3D stacked systems," The 5th Japan-Korea Joint Workshop on Complex Communication Sciences, Pukyong National University, Busan, Korea (Oct. 20-23, 2016).
  68. 浅井 哲也, "学習型ハードウェアとその応用・発展の展望," 第9回情報ネットワーク科学研究会, Tokyo Metropolitan University, Tokyo, Japan (May 27, 2016).
  69. 赤井 恵, 浅井 哲也, "シナプス可塑性・学習を模倣する分子配線ニューラルネットワークへの取り組み," 応用物理学会 第10回集積化MEMS技術研究会, The University of Tokyo, Tokyo, Japan (May 20, 2016).
  70. 植吉 晃大, "制約付きボルツマンマシンのスケーラブル並列アーキテクチャとそのメモリエラー耐性," 東芝研究開発センター LSI基盤技術ラボラトリーセミナー, TOSHIBA Corporate Research & Development Center, Kawasaki, Japan (Mar. 22, 2016).
  71. 品田 高宏, 浅井 哲也, 東 悠介, 屋上 公二郎, "エマージングデバイス(ERD):デバイス技術が進むべき道," 2015年度STRJワークショップ, Kokuyo Hall, Tokyo, Japan (Mar. 4, 2016).
  72. Asai T., "Machine learning systems on FPGA/VLSI and their potential applications," CiNet Friday Lunch Seminar, NICT, Suita, Japan (Nov. 27, 2015).
  73. 浅井 哲也, "ニューロチップ概要 〜歴史と流派、現在の動向と可能性のある未来〜," STARCアドバンストセミナー ニューロチップ1〜概要/回路アーキテクチャ〜, 川崎市産業振興会館, Tokyo, Japan (Nov. 6, 2015).
  74. 田中 啓文, Pandey Reetu Raj, Fu Lingxiang, 吉津 法隆, 田向 権, 浅井 哲也, Hong Liu, 小川 琢治, "カーボンナノチューブ・ポリ酸ランダムネットワークより発 生するニューロン様パルス信号," 第6回分子アーキテクトニクス研究会, ROHM Plaza, Kyoto, Japan (Oct. 23-24, 2015).
  75. 山本 佳生, "FPGA/CPU 混載システムにおけるストリーム型頻出アイテムセットマイニングの実装," NECグリーンプラットフォーム研究所セミナー, 日本電気株式会社 玉川事業場, Kawasaki, Japan (Oct. 2, 2015).
  76. Ushida M. and Asai T., "A self-organizing model of spatial patterns and its evaluation towards motion detection of textureless objects," CiNet Faculty Seminar, NICT, Suita, Japan (Sep. 14, 2015).
  77. 浅井 哲也, "FPGAと人工ニューラルネット," 第25回 日本神経回路学会 全国大会 企画シンポジウム〜高性能計算技術が加速する脳神経回路シミュレーション〜, The University of Electro-Communications , Tokyo, Japan (Sep. 2-4, 2015).
  78. Oya T. and Asai T., "Emerging computation on single electron circuits and devices," The 3rd Bilateral Italy-Japan Seminar of Silicon Nanoelectronics for Advanced Applications, Campus Plaza Kyoto, Kyoto, Japan (Jun. 17, 2015).
  79. 浅井 哲也, "機械学習のデジタル実装と応用," 東北大学電気通信研究所 ブレインウェア工学研究会, Tohoku University, Sendai, Japan (Apr. 28, 2015).
  80. 品田 高宏, 浅井 哲也, 辰村 光介, 原 祐子, 屋上 公二郎, "ERD動向とERD×エマージングアーキテクチャ," 2014年度STRJワークショップ, Kokuyo Hall, Tokyo, Japan (Mar. 6, 2015).
  81. 浅井 哲也, "セルオートマトンの集積回路化とその技術動向," 明治大学先端数理科学インスティテュート現象数理学研究拠点研究集会「セルオートマトンが拓く現象数理学」, Meiji University, Tokyo, Japan (Dec. 4-5, 2014).
  82. Akai-Kasaya M., Setiadi A., Asai T., and Kuwahara Y., "Single-walled carbon nanotube devices exhibiting collective stochastic resonance," 2014 International Symposium on Nonlinear Theory and its Applications (NOLTA 2014), Cinema of Bourbaki Panorama, Luzern, Switzerland (Sep. 14-18, 2014).
  83. Asai T., "A Memristor ---the Fourth Fundamental Circuit Element--- and its Application to Unconventional Computation," The 6th IEEE International Nanoelectronics Conference 2014, Hokkaido University, Sapporo, Japan (Jul. 28-31, 2014).
  84. Akai-Kasaya M., Tuan D.N., Asai T., Yamamoto S., Saito A., and Kuwahara Y., "Molecular neuromorphic learning systems consisting of synaptic devices on high-conductive polypyrrole films," CMOS Emerging Technologies Research 2014 Symposium, MINATEC, Grenoble, France (Jul. 7-8, 2014).
  85. Gonzalez-Carabarin L. and Asai T., "Asynchronous digital circuits based on stochastic resonance for coarse-grained/low-voltage devices," CMOS Emerging Technologies Research 2014 Symposium, MINATEC, Grenoble, France (Jul. 7-8, 2014).
  86. Asai T., "Trends in neuromorphic enginnering towards nanoelectronic brain machines," The 10th International Nanotechnology Conference on Communication and Cooperation, NIST, Maryland, U.S.A. (May 13-16, 2014).
  87. 浅井 哲也, 品田 高宏, 辰村 光介, 屋上 公二郎, "ERD動向とERDのためのEmergingアーキテクチャ," 2013年度STRJワークショップ, Kokuyo Hall, Tokyo, Japan (Mar. 7, 2014).
  88. Asai T., "Noise-driven computing for CMOS and coarse-grained devices," Open seminar at Faculty of Information Technology and Bionics, Pazmany Peter Catholic University, Peter Pazmany Catholic University, Budapest, Hungary (Oct. 11, 2013).
  89. 浅井 哲也, "反応拡散系を模する半導体デバイスとその応用," The 2nd German-Japanese Workshop on Nonlinear Sciences and KANSEI-Informatics(研究集会:非線形科学の基礎から新しい情報科学・感性科学 の構築へむけて), Hotel Centcore Yamaguchi, Yamaguchi, Japan (Aug. 29-30, 2013).
  90. Asai T., "Noise-driven computing for coarse-grained devices," The 2nd Bilateral Italy-Japan Seminar of Silicon Nanoelectronics for Advanced Applications, Du Lac et Du Parc, Riva del Garda, Italy (Apr. 29-30, 2013).
  91. 福田 駿 エリック, 本村 真人, "ソフトウェア記述によるハードウェアストリーム処理," 2013年度筑波大学DB meets FPGAセミナー, University of Tsukuba, Tsukuba, Japan (Apr. 26, 2013).
  92. 浅井 哲也, "国際半導体ロードマップ(ITRS)〜新探求デバイス・アーキテクチャにおける脳型デバイス・コンピュータへの期待," FIRST合原プロジェクトテーマワークショップ「神経ネットワークの数理モデルとその応用」, University of Tokyo, Tokyo, Japan (Apr. 26, 2013).
  93. 福田 駿 エリック, 本村 真人, "C言語によるSTPエンジンへの適応型ストリーム処理システムの実装," 2013年度ルネサスエレクトロニクス リコンフィギュラブル技術セミナー, Renesas Electronics Corp., Kawasaki, Japan (Apr. 19, 2013).
  94. 浅井 哲也, "ゆらぎを利用する生物的情報処理とそのナノ集積システム応用," 日本化学会第93春季年会シンポジウム講演「エレクトロニクスの新パラダイム」, Ritsumeikan University, Shiga, Japan (Mar. 22-25, 2013).
  95. 浅井 哲也, "新概念アーキテクチャ:考え方と新規デバイスの利用機会," 電子情報通信学会総合大会チュートリアル講演「超伝導デジタル技術の展望」, Gifu University, Gifu, Japan (Mar. 21, 2013).
  96. Asai T., "Neuromorphic architectures," ITRS Workshop on Fundamental Concepts in Emerging Research Architectures, Hilton San Francisco Union Square, San Francisco, U.S.A. (Dec. 8, 2012).
  97. 本村 真人, 古田 浩一朗, 粟島 亨, 志田 靖斉, "[基調講演] 動的再構成プロセッサ(DRP)技術の現状と今後の展望," デザインガイア2012, VLD2012-87, Kyushu University, Fukuoka, Japan (Nov. 26-28, 2012).
  98. Asai T., "Logical operations based on stochastic resonance for coarse-grained devices," The 1st RIEC International Symposium on Brain Functions and Brain Computer, Tohoku University, Sendai, Japan (Nov. 15-16, 2012).
  99. 浅井 哲也, "メモリスタ〜第4の基本電気素子〜とその応用," 第22回MIT(Modern Innovative Technology)研究会, Step One Ltd., Kobe, Japan (Sep. 29, 2012).
  100. Asai T., "Noise-driven computing for coarse-grained devices and materials," Asia Conference on Nanoscience and Nanotechnology 2012, Crowne Plaza Lijiang Ancient Town, Yunnan, China (Sep. 7-10, 2012).
  101. Asai T., "Memristor-CMOS-hybrid devices for neuromorphic computing systems," The 2nd International Joint Workshop on New Frontiers in Convergence Science and Technology, Seoul National University, Seoul, Korea (Nov. 18, 2011).
  102. 浅井 哲也, "アナログ電子回路系における確率共鳴とカオス共鳴," 第1回情報ネットワーク科学研究会, Tokyo Metropolitan University, Tokyo, Japan (Oct. 28, 2011).
  103. 浅井 哲也, "素子バラツキや雑音を有効利用する情報処理," 平成23年度第三回「省電力エレクトロニクス技術分科会」, JEITA, Tokyo, Japan (Oct. 13, 2011).
  104. Asai T., "Memristor-CMOS-hybrid analog circuits for neuromorphic computing," 2011 CMOS Emerging Technologies Workshop, Hilton Whistler Resort and Spa Whistler, Whistler, Canada (Jun. 15-17, 2011).
  105. Asai T., "More-than-Moore, Bridges to neuromorphic computing," The 7th International Nanotechnology Conference on Communication and Cooperation, College of Nanoscale Science and Engineering, New York, U.S.A. (May 16-19, 2011).
  106. 浅井 哲也, "情報処理における雑音の利用と抑制:ニューラルネットからのアプローチ," 電子情報通信学会総合大会 チュートリアルセッション「電子デバイスおよび集積システムにおける雑音の解析・抑制・応用に関する最先端技術」, Tokyo, Japan (Mar. 17, 2011).
  107. Asai T., "Towards memristor-CMOS-hybrid semiconductor devices for neural networks," International Center for Materials Nanoarchitectonics (MANA) Special Seminar, Tsukiba, Japan (Dec. 10, 2010).
  108. 浅井 哲也, "生物の複雑システムに学んだ人工神経ネットワークLSI〜雑音を有効利用する機能電子回路システム〜," 複雑システムのネットワーク科学研究会, Kobe, Japan (Dec. 7, 2010).
  109. Asai T., "Noise-driven neuromorphic computing on analog LSIs," Hokkaido University-Seoul National University Joint Symposium on Frontiers in Convergence Science and Technology, Sapporo, Japan (Nov. 25-26, 2010).
  110. 浅井 哲也, "反応拡散系を模する半導体デバイス:設計方法とその応用," 京都大学大学院理学研究科セミナー, Kyoto, Japan (Nov. 16, 2010).
  111. 浅井 哲也, "反応拡散チップ:ハードウェア設計の指針とその応用例," 2010年度グローバルCOEプログラム(現象数理学の形成と発展)明治大学現象数理若手プロジェクト「反応拡散系の自己組織化機構を利用したメッシュ生成手法の開発」セミナー, Kawasaki, Japan (Oct. 16, 2010).
  112. 浅井 哲也, "自然界の仕組みにならった半導体集積回路," 電気学会 シリコンナノデバイス集積化技術調査専門委員会「新規情報処理技術が切り拓く未来」, Tokyo, Japan (Jul. 17, 2010).
  113. Asai T., "Reaction-diffusion computers on semiconductors --- A legacy from past adventures," The 1st International Workshop on Computing with Spatio-Temporal Dynamics (The 9th Internal Conference on Unconventional Computation), Tokyo, Japan (Jun. 21-25, 2010).
  114. 浅井 哲也, "電子回路で容易に実装可能な二重井戸ポテンシャル系における確率共鳴," 九州大学先端複雑系セミナー「創発現象の世界2」, Fukuoka, Japan (Jun. 11, 2010).
  115. 浅井 哲也, "ニューラルネットワークハードウェアにおける抵抗変化型メモリの利用機会," 機能性酸化物を用いたナノ界面相転移デバイス開発講演会(産業技術総合研究所ナノ電子デバイス研究センター 先進ナノ界面デバイス研究チーム), Tsukuba, Japan (Apr. 28, 2010).
  116. 浅井 哲也, "将来ComputingのためのBeyond CMOS技術:アーキテクチャによるLSI省電力化のアプローチ," SONY厚木テクノロジーセンター DEコミュニティ主催講座, Kanagawa, Japan (Apr. 15, 2010).
  117. 浅井 哲也, "雑音とばらつきを有効利用する機能電子回路," 次世代情報処理における揺らぎと確率, Saitama, Japan (Mar. 3-4, 2010).
  118. 浅井 哲也, "雑音と素子ばらつきを有効利用する生体模倣ハードウェア:ゆらぎは敵か味方か?," 電子情報通信学会ニューロコンピューティング研究会, Sapporo, Japan (Jan. 18-19, 2010).
  119. 浅井 哲也, "ゆらぎを積極的に利用する生体模倣集積回路," 平成21年度第三回ブレインウェア工学研究会, Sendai, Japan (Dec. 16, 2009).
  120. Kikombo A.K. and Asai T., "Neuro-morphic circuit architectures employing temporal noises and device fluctuations to enhance signal-to-noise ratio in pulse-density modulation," Proceedings of the 4th International Workshop on Natural Computing, pp. 37-46, Himeji International Exchange Center, Himeji, Japan (Sep. 23-25, 2009).
  121. Asai T. and Utagawa A., "Noise-driven neural computing on VLSIs," Proceedings of the 18th International Workshop on Post-Binary ULSI Systems, pp. 1-9, Okinawa Industry Support Center, Okinawa, Japan (May 20, 2009).
  122. 浅井 哲也, "半導体デバイスによる反応拡散コンピューティング," SICE システム・情報部門イノベイティブコンピューティングに関する調査研究会 講演会「Unconventional Computation and Communication」, Kobe, Japan (Sep. 10, 2008).
  123. Asai T., "Unconventional silicon microprocessors based on reaction-diffusion computing," The 12th World Multi-Conference on Systemics, Cybernetics and Informatics, Orlando, U.S.A. (Jun. 29-Jul. 2, 2008).
  124. 浅井 哲也, "Emerging Research Architectures: 現状と今後の展望," 2007年度STRJワークショップ, Tokyo, Japan (Mar. 6-7, 2008).
  125. Asai T. and Motoike I.N., "Turing-like reaction-diffusion patterns emerging on two-layered resistive sheets with nonlinear devices," The 2nd International Workshop on Natural Computing, Nagoya, Japan (Dec. 10-12, 2007).
  126. 浅井 哲也, "反応拡散系における空間パターンの自己組織化とその物理," 応用物理学会 励起ナノプロセス第3回研究会「励起ナノプロセス技術の将来展望」, Sapporo, Japan (Sep. 3, 2007).
  127. Asai T., "Neuromorphic VLSIs: past, present & future," 2007 Unconventional Computing, Bristol, U.K. (Jul. 12-14, 2007).
  128. 浅井 哲也, "生物に学んだアナログ集積回路," JNNS-DEX-SMI 公開講座「神経回路網の理論展開と最先端応用」, Tokyo, Japan (Mar. 16-18, 2007).
  129. Adamatzky A., De Lacy Costello B., and Asai T., "Reaction-diffusion computers," The 5th International Conference on Unconventional Computation (Tutorial Session), York, U.K. (Sep. 4-8, 2006).
  130. 浅井 哲也, "生命ダイナミクスと単電子集積回路," 第9回NAIST科学技術セミナー, Nara, Japan (Nov. 25, 2005).
  131. Adamatzky A., De Lacy Costello B., and Asai T., "Reaction-diffusion computers," VIIIth European Conference on Artificial Life (Tutorial Session), Kent, U.K. (Sep. 5-9, 2005).
  132. Asai T., "Striped and spotted pattern generation on reaction-diffusion cellular automata -- theory and LSI implementation --," Microelectronic Systems Laboratory and Institute of Microelectronics and Microsystems, Ecole Polytechnique Federale De LaU.S.A.nne (EPFL), Switzerland (Aug. 31, 2005).
  133. 浅井 哲也, "CMOSおよび量子ナノ構造による反応拡散デバイスとその応用," 産業技術総合研究所セミナー, Tsukuba, Japan (Oct. 12, 2004).
  134. Adamatzky A. and Asai T., "Programming reaction-diffusion computers & the reaction-diffusion chip," Unconventional Programming Paradigms, Mont Saint-Michel, France (Sep. 15-17, 2004).
  135. Asai T., "Reaction-diffusion systems on excitable semiconductor medium," 北海道大学理学研究科 数学専攻 NSCセミナー, Sapporo, Japan (Jul. 14, 2004).
  136. Asai T. and Amemiya Y., "Silicon implementation of reaction-diffusion cellular automata for computational geometry," Satellite Session on Quantum Nano Electronics for Meme-Media-Based Information Technologies; the 7th Hokkaido University - Seoul National University Joint Symposium, Sapporo, Japan (Jul. 8-9, 2004).
  137. Asai T., "Biomorphic analog devices based on reaction-diffusion systems," Proceedings of the 2004 Silicon Nanoelectronics Workshop, pp. 85-86, Hilton Hawaiian Village, Honolulu, U.S.A. (Jun. 13-14, 2004).
  138. Asai T. and Oya T., "Reaction-diffusion systems on excitable semiconductor medium," Faculty Seminar in Microelectronic Systems Laboratory and Institute of Microelectronics and Microsystems, Ecole Polytechnique Federale De LaU.S.A.nne (EPFL), Switzerland (Dec. 8, 2003).
  139. 浅井 哲也, "MOSISによるイメージセンサLSI試作 ," 若手研究者のためのイメージセンサLSI設計フォーラム , Tokyo, Japan (Oct. 17, 2003).
  140. Asai T., "Nature-inspired analog VLSIs," Faculty Seminar in Group of Bio-Inspired Intelligent Systems, Brunel University, Uxbridge, U.K. (Oct. 2, 2003).
  141. Asai T., "Reaction-diffusion media in silicon," EPSRC Cluster's Workshop on Nonlinear Media based Computers, Bristol, U.K. (Sep. 24, 2003).
  142. Asai T., "Nature-inspired computing and the reaction-diffusion chip," Faculty Seminar in Faculty of Computing, Engineering and Mathematical Sciences, University of the West of England, Bristol, U.K. (Sep. 17, 2003).
  143. 浅井 哲也, "生体様ビジョンチップの設計・作製とその応用展開," 技術情報協会:電気系セミナー「CCD/CMOSを中心としたイメージセンサの高機能設計と各種機器への応用1」, Tokyo, Japan (Jun. 23, 2003).
  144. Asai T. and Amemiya Y., "Biomorphic analog circuits based on reaction-diffusion systems," Proceedings of the 33rd International Symposium on Multiple-Valued Logic, pp. 197-204, Meiji University, Tokyo, Japan (May 16-19, 2003).
  145. Asai T. and Amemiya Y., "Reaction-diffusion systems on excitable semiconductor medium," Collected Abstracts of 2003 RCIQE International Seminar on Quantum Nanoelectronics for Meme-Media-Based Information Technologies, pp. 64-71, Hokkaido University, Sapporo, Japan (Feb. 12-14, 2003).
  146. Asai T. and Amemiya Y., "Natural computation with analog reaction-diffusion circuits," Proceedings of the 2002 International Symposium on New Paradigm VLSI Computing, pp. 117-120, Tohoku University, Sendai, Japan (Dec. 12-14, 2002).
  147. Asai T., "A biomimetic hardware: vital phenomena in semiconductor devices based on minority-carrier transport," Development of Numerical Methods for Dynamics of Interfaces and its Applications to Experiments in Science and Engineering II, Kobe, Japan (Jul. 15-18, 2002).
  148. Asai T., Hayasi H., and Amemiya Y., "Analog integrate-and-fire neurochips: neural competition in frequency and time domains," World Automation Congress 2002, IFMIP-037, Sheraton World Resort Orlando, Florida, U.S.A. (Jun. 9-13, 2002).
  149. 浅井 哲也, "非線形アナログ集積回路と反応拡散チップ:開発の現状とその応用," 第11回日本化学会「非線形反応と協同現象」研究会, Tokyo, Japan (Dec. 1-2, 2001).

国際会議

  1. Kusunose R., Marukame T., and Uemura T., "Binary neural networks with giant conductance changes in Co2MnSi/MgO/Co2MnSi magnetic tunnel junctions," 2025 Joint MMM-Intermag Conference, Hyatt Regency, New Orleans, USA (Jan. 13-17, 2025).
  2. Matsuno S., Abe Y., Ando K., and Asai T., "Physical reservoir computing on discrete analog CMOS circuits and its application to real data analysis and prediction," IEEE ICRC 2024, Carté Hotel , San Diego, USA (Dec. 16-17, 2024).
  3. Arai F., Hori A., Asai T., and Ando K., "Multi-Task Learning Focuses on Common Bases of Neural Networks," The 2024 International Symposium on Nonlinear Theory and Its Applications (NOLTA2024), Saigon-Halong Hotel, Ha long, Vietnam (Dec. 3-6, 2024).
  4. Nobori K., Yamazaki H., Asai T., and Ando K., "Evaluation of Encoder-Decoder Models for Intermediate Representation Acquisition," The 2024 International Symposium on Nonlinear Theory and Its Applications (NOLTA2024), Saigon-Halong Hotel, Ha long, Vietnam (Dec. 3-6, 2024).
  5. Yamazaki H., Akeno I., Nobori K., Asai T., and Ando K., "Edge Learning of Recurrent Neural Networks by Multi-Phase Quantization Optimizer," The 2024 International Symposium on Nonlinear Theory and Its Applications (NOLTA2024), Saigon-Halong Hotel, Ha long, Vietnam (Dec. 3-6, 2024).
  6. Hori A., Arai F., Asai T., and Ando K., "Variable-Parallelism Multiply-Accumulation Processor for Neural Networks," The 2024 International Symposium on Nonlinear Theory and Its Applications (NOLTA2024), Saigon-Halong Hotel, Ha long, Vietnam (Dec. 3-6, 2024).
  7. Kunimi T., Ando K., Marukame T., and Asai T., "Predictive coding networks consisting of analog electronic circuits based on the free-energy principle," The 27th SNU-HU Joint Symposium, Seoul National University, Seoul, Korea (Nov. 28, 2024).
  8. Hori A., Arai F., Inoue Y., Marukame T., Asai T., and Ando K., "Variable-parallelism reconfigurable architecture for neural networks," The 27th SNU-HU Joint Symposium, Seoul National University, Seoul, Korea (Nov. 28, 2024).
  9. Matsuno S., Abe Y., Ando K., and Asai T., "Numerical performance evaluation of analog electronic reservoir circuits with discrete CMOS devices," The 27th SNU-HU Joint Symposium, Seoul National University, Seoul, Korea (Nov. 28, 2024).
  10. Tatsumi S., Ando K., and Asai T., "Replication of Physical Reservoir Computers," The 27th SNU-HU Joint Symposium, Seoul National University, Seoul, Korea (Nov. 28, 2024).
  11. Kusunose R., Marukame T., Kawai R., Mitani Y., Ando K., and Asai T., "Graphene/Sumanene/Graphene memristive devices and their application to binary neural network," 37th International Microprocesses and Nanotechnology Conference (MNC 2024), Kyoto Brighton Hotel, Kyoto, Japan (Nov. 12-15, 2024).
  12. Minagawa K., Saito T., Kojima S., Ando K., and Asai T., "Out-of-distribution data detection using Bayesian convolutional neural network with variational inference," International Joint Conference on Neural Networks (IJCNN 2024), PACIFICO Yokohama, Yokohama, Japan (Jun. 30-Jul. 5, 2024).
  13. Akeno I., Yamazaki H., Asai T., and Ando K., "Edge AI online training architecture using multi-phase-quantization optimizer," International Joint Conference on Neural Networks (IJCNN 2024), PACIFICO Yokohama, Yokohama, Japan (Jun. 30-Jul. 5, 2024).
  14. Hagiwara N., Abe Y., and Asai T., "Highly-integrable analogue reservoir circuits based on a simple cycle architecture," The 5th International Symposium on Neuromorphic AI Hardware, RIHGA Royal Hotel Kokura, Kitakyushu, Japan (Mar. 1-2, 2024).
  15. Minagawa K., Saito T., Kojima S., Ando K., and Asai T., "Out-of-distribution detection using Bayesian neural network toward hardware implementation," The 5th International Symposium on Neuromorphic AI Hardware, RIHGA Royal Hotel Kokura, Kitakyushu, Japan (Mar. 1-2, 2024).
  16. Kunimi T., Hagiwara N., Ando K., and Asai T., "A novel dynamic predictive coding network with augmented direct feedback alignment towards its physical implementation," The 5th International Symposium on Neuromorphic AI Hardware, RIHGA Royal Hotel Kokura, Kitakyushu, Japan (Mar. 1-2, 2024).
  17. Tatsumi S., Abe Y., Nishida K., and Asai T., "Physical reservoirs replication using a small-scale digital calibration reservoir," The 5th International Symposium on Neuromorphic AI Hardware, RIHGA Royal Hotel Kokura, Kitakyushu, Japan (Mar. 1-2, 2024).
  18. Tamada K., Abe Y., and Asai T., "A resource-efficient streaming architecture of ensemble Kalman filters towards online learning for physical reservoir computing," The 5th International Symposium on Neuromorphic AI Hardware, RIHGA Royal Hotel Kokura, Kitakyushu, Japan (Mar. 1-2, 2024).
  19. Akeno I., Yamazaki H., Asai T., and Ando K., "Edge AI online training architecture using multi-phase-quantization optimizer," The 5th International Symposium on Neuromorphic AI Hardware, RIHGA Royal Hotel Kokura, Kitakyushu, Japan (Mar. 1-2, 2024).
  20. Hsiao W.-J., Asai T., Lu D., and Ando K., "A Novel Near-memory computing architecture for recurrent neural networks with SRAM and RRAM," The 5th International Symposium on Neuromorphic AI Hardware, RIHGA Royal Hotel Kokura, Kitakyushu, Japan (Mar. 1-2, 2024).
  21. Kojima S., Minagawa K., Saito T., Ando K., and Asai T., "Acquisition of physical kinetics of machines by reservoir computing and its applications to anomaly detection," The 12th RIEC International Symposium on Brain Functions and Brain Computer, Research Institute of Electrical Communication, Tohoku University, Sendai, Japan (Feb. 27-28, 2024).
  22. Minagawa K., Saito T., Kojima S., Ando K., and Asai T., "Examination of data preprocessing for detection of out-of-distribution image data using Bayesian neural network," The 10th Anniversary Korea-Japan Joint Workshop on Complex Communication Sciences (KJCCS 2024), Kamenoi Hotel, Beppu, Japan (Jan. 29-31, 2024).
  23. Tamada K., Abe Y., and Asai T., "An memory-efficient streaming architecture towards online learning for physical reservoir computing," The 10th Anniversary Korea-Japan Joint Workshop on Complex Communication Sciences (KJCCS 2024), Kamenoi Hotel, Beppu, Japan (Jan. 29-31, 2024).
  24. Kunimi T., Hagiwara N., Ando K., and Asai T., "Out-of-distribution data detection applying predictive coding networks and their variational free energy," The 10th Anniversary Korea-Japan Joint Workshop on Complex Communication Sciences (KJCCS 2024), Kamenoi Hotel, Beppu, Japan (Jan. 29-31, 2024).
  25. Abe Y., Nishida K., Ando K., and Asai T., "Sparsity-centric reservoir computing architecture," The 10th Anniversary Korea-Japan Joint Workshop on Complex Communication Sciences (KJCCS 2024), Kamenoi Hotel, Beppu, Japan (Jan. 29-31, 2024).
  26. Yamakawa S., Ando K., and Asai T., "Evaluation of a nonlinear small signal detection circuit for a neuromorphic membrane using alginate gel," In-material Computing Workshop for Young Researchers, p. 16, PA-11, Hokkaido Jichiro Kaikan, Sapporo, Japan (Nov. 14, 2023).
  27. Kan S., "Dopant-atom network processing unit serves as convolution kernels," In-material Computing Workshop for Young Researchers, p. 16, O-4, Hokkaido Jichiro Kaikan, Sapporo, Japan (Nov. 14, 2023).
  28. Abe Y., Nishida K., Akai-Kasaya M., and Asai T., "Reservoir computing with high-order polynomial activation functions and regenerative Internal weights for enhancing nonlinear capacity and hardware resource efficiency," The 2023 International Symposium on Nonlinear Theory and Its Applications (NOLTA2023),, Cittadella Campus of the University, Catania, Italy (Sep. 26-29, 2023).
  29. Muramatsu S., Nishida K., Ando K., Akai-Kasaya M., and Asai T., "Stochastic memory devices with simple bistable analog circuits," The 2023 International Symposium on Nonlinear Theory and Its Applications (NOLTA2023),, Cittadella Campus of the University, Catania, Italy (Sep. 26-29, 2023).
  30. Ando K., Akeno I., and Asai T., "Emotional affective models based on cellular automata for social health management," The 2023 International Symposium on Nonlinear Theory and Its Applications (NOLTA2023),, Cittadella Campus of the University, Catania, Italy (Sep. 26-29, 2023).
  31. Yamakawa S., Ando K., Akai-Kasaya M., and Asai T., "A novel nonlinear small-signal detection circuit using divergence properties of second-order linear differential equations," Proceedings of the 5th International Conference on Microelectronics Devices & Technology (MicDAT' 2023), pp. 17-19, Pestana Casino Park Hotel, Funchal, Portugal (Sep. 20-22, 2023).
  32. Hagiwara N., Asai T., Ando K., and Akai-Kasaya M., "Growth of 3D conductive polymer fiber networks towards neuromorphic wetware," Neuromorphic Organic Devices, Hotel Elbresidenz, Bad Schandau, Germany (Sep. 18-20, 2023).
  33. Yamakawa S., Ando K., Akai-Kasaya M., and Asai T., "Design and evaluation of brain-computer communication devices using divergence properties of non-linear dynamical systems," The 9th Japan-Korea Joint Workshop on Complex Communication Sciences, Lahan Select, Gyeong Ju, Korea (Jan. 4-6, 2023).
  34. Saito T., Ando K., Akai-Kasaya M., and Asai T., "A study on Bernoulli approximation for compression of Bayesian neural networks," The 9th Japan-Korea Joint Workshop on Complex Communication Sciences, Lahan Select, Gyeong Ju, Korea (Jan. 4-6, 2023).
  35. Hagiwara N., Asai T., Ando K., and Akai-Kasaya M., "3D conductive polymer wiring synapses for neuromorphic wetware," The 4th International Symposium on Neuromorphic AI Hardware, ART HOTEL Kokura New Tagawa, Kitakyushu, Japan (Dec. 13-14, 2022).
  36. Muramatsu S., Nishida K., Ando K., Akai-Kasaya M., and Asai T., "A subthreshold CMOS bistable circuit for stochastic memory devices," 2022 International Symposium on Nonlinear Theory and Its Applications, Online, Croatia (Dec. 12-15, 2022).
  37. Wen Q., Ando K., Akai-Kasaya M., and Asai T., "An active charge balancer towards CMOS Integration of an array of neural stimulators," 2022 International Symposium on Nonlinear Theory and Its Applications, Online, Croatia (Dec. 12-15, 2022).
  38. Nakada K., Suzuki E., Suda K., Terasaki Y., Asai T., and Sasaki T., "A memory-efficient FORCE learning based on ensemble Kalman filter," 2022 International Symposium on Nonlinear Theory and Its Applications, Online, Croatia (Dec. 12-15, 2022).
  39. Kaneko T., Momose H., and Asai T., "On-Device Training Architecture for Analog ReRAM Neural Networks with Digital BP," MEMRISYS 2022, Boston Marriott Cambridge Cambridge, Cambridge, USA (Nov. 30-Dec. 2, 2022).
  40. Hagiwara N., Asai T., and Akai-Kasaya M., "Multi-synaptic conductance control using conductive polymer wiring," 2022 IEEE Silicon Nanoelectronics Workshop, Hilton Hawaiian Village, Honolulu, USA (Jun. 11-12, 2022).
  41. Yoshida K., Akai-Kasaya M., and Asai T., "A 1-Msps 500-nodes FORCE learning accelerator for reservoir computing," RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing 2022, Online (Feb. 28-Mar. 1, 2022).
  42. Abe Y., Yoshida K., Akai-Kasaya M., and Asai T., "Physical reservoir computing on analog-digital hybrid circuit systems comprising discrete semiconductor devices," RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing 2022, Online (Feb. 28-Mar. 1, 2022).
  43. Hagiwara N., Amemiya Y., Ali E.J., Asai T., and Akai-Kasaya M., "Feasibility of neuromorphic wetware using configurable polymer networks," The 10th RIEC International Symposium on Brain Functions and Brain Computer, Online, (Feb. 18-19, 2022).
  44. Nakada K., Suzuki S., Suzuki E., Terasaki Y., Sasaki T., and Asai T., "An information theoretic design for MEMS-based reservoir computing," The 2021 Nonlinear Science Workshop, Online (Dec. 6-8, 2021).
  45. Sasaki Y., Muramatsu S., Nishida K., Akai-Kasaya M., and Asai T., "Digital implementation of a multilayer perceptron based on stochastic computing with online learning function," The 2021 Nonlinear Science Workshop, Online (Dec. 6-8, 2021).
  46. Amemiya Y., Ali E.J., Hagiwara N., Akai-Kasaya M., and Asai T., "A heuristic model for configurable polymer-wire synaptic devices," The 2021 Nonlinear Science Workshop, Online (Dec. 6-8, 2021).
  47. Ali E.J., Amemiya Y., Akai-Kasaya M., and Asai T., "Smart hardware architecture with random weight elimination and weight balancing algorithms," The 2021 Nonlinear Science Workshop, Online (Dec. 6-8, 2021).
  48. Kubota H., Hasegawa T., Akai-Kasaya M., and Asai T., "On the noise sensitivity of physical reservoir computing in a ring array of atomic switches," The 2021 Nonlinear Science Workshop, Online (Dec. 6-8, 2021).
  49. Hagiwara N., Asai T., and Akai-Kasaya M., "Conductance control of free-wiring conductive polymer synapses," The 4th International Conference on Memristive Materials, Devices & Systems (MEMRISYS 2021), Online, Japan (Nov. 1-4, 2021).
  50. Kubota H., Hasegawa T., Akai-Kasaya M., and Asai T., "Reservoir computing on atomic switch arrays with high precision and excellent memory characteristics," RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing 2021, Online (Mar. 1-3, 2021).
  51. Ali E.J., Asai T., and Akai-Kasaya M., "Trainer system for the study of hardware artificial neural networks," RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing 2021, Online (Mar. 1-3, 2021).
  52. Kan S., Sasaki Y., Asai T., and Akai-Kasaya M., "Applying a molecular device to stochastic computing operation for a hardware AI system design," RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing 2021, pp. 49-52, Online (Mar. 1-3, 2021).
  53. Yamagishi Y., Kaneko T., Akai-Kasaya M., and Asai T., "Hardware design of the target Q-network for edge-oriented deep reinforcement learning," RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing 2021, pp. 30-34, Online (Mar. 1-3, 2021).
  54. Sasaki Y., Nishida K., Akai-Kasaya M., and Asai T., "Digital implement of 3-layered neural networks with stochastic activation, shunting inhibition, and a dual-rail backpropagation," The 9th RIEC International Symposium on Brain Functions and Brain Computer, Online, Japan (Dec. 5, 2020).
  55. Kan S., Nakajima K., Asai T., and Akai-Kasaya M., "Reservoir computing properties in spiking neural network models with modular topology," The 9th RIEC International Symposium on Brain Functions and Brain Computer, Online, Japan (Dec. 5, 2020).
  56. Kan S., Nakajima K., Asai T., and Akai-Kasaya M., "Availability of nonlinear response of materials using in the construction of simple reservoir computing," 2020 International Symposium on Nonlinear Theory and Its Applications, pp. 489-492, Online, Japan (Nov. 16-19, 2020).
  57. Amemiya Y., Ali E.J., Akai-Kasaya M., and Asai T., "A cellular automata model for unstructured, flexible, and configurable molecular synapses toward edge-AI computing," 2020 International Symposium on Nonlinear Theory and Its Applications, Online, Japan (Nov. 16-19, 2020).
  58. Suzuki S., Minamikawa K., Akai-Kasaya M., and Asai T., "Electronic implementation of a physical reservoir composed of discrete semiconductor devices," The 2020 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Hilton Waikiki Beach Hotel, Honolulu, USA (Feb. 28-Mar. 2, 2020).
  59. Minamikawa K., Suzuki S., Akai-Kasaya M., and Asai T., "26-bits 400-neurons 0.3-ksps FORCE learning FPGA core for reservoir computing," The 2020 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Hilton Waikiki Beach Hotel, Honolulu, USA (Feb. 28-Mar. 2, 2020).
  60. Hagiwara N., Okada M., Sugito Y., Asai T., Kuwahara Y., and Akai-Kasaya M., "Examination of machine learning using conductive polymer wires as nonvolatile resistance change elements," Dynamics Days 2020, Hilton Hartford, Hartford, USA (Jan. 3-5, 2020).
  61. Kaneko T., Momose H., and Asai T., "An FPGA accelerator for embedded microcontrollers implementing a ternarized backpropagation algorithm," 2019 International Conference on Reconfigurable Computing and FPGAs (ReConFig 2019), pp. 41-48, Grand Park Royal Cancun Caribe, Cancun, Mexico (Dec. 9-11, 2019).
  62. Momose H., Kaneko T., and Asai T., "An FPGA accelerator for Arduino implementing a ternarized backpropagation llgorithm," 2019 International Conference on Reconfigurable Computing and FPGAs (ReConFig 2019) demo session, Grand Park Royal Cancun Caribe, Cancun, Mexico (Dec. 9, 2019).
  63. Akai-Kasaya M., Takeshima Y., Kuwahara Y., and Asai T., "Physical reservoir computing on nano-scale network devices," The 2019 International Symposium on Nonlinear Theory and Its Applications (NOLTA2019), Berjaya Times Square Hotel, Kuala Lumpur, Malaysia (Dec. 2-6, 2019).
  64. Ambalathankandy P., Ou Y., Kochiyil J., Takamaeda-Yamazaki S., Motomura M., Asai T., and Ikebe M., "Radiography contrast enhancement: smoothed LHE filter, a practical solution for digital X-rays with Mach band," 2019 International Conference on Digital Image Computing: Techniques and Applications, University of Western Australia, Perth, Australia (Dec. 2-4, 2019).
  65. Hirayama Y., Asai T., Motomura M., and Takamaeda-Yamazaki S., "A Resource-efficient weight sampling method for Bayesian neural networks accelerators," The 7th International Symposium on Computing and Networking (CANDAR 2019), Nagasaki Civic Center, Nagasaki, Japan (Nov. 26-29, 2019).
  66. Oba Y., Ando K., Asai T., Motomura M., and Takamaeda-Yamazaki S., "DeltaNet: differential binary neural network," IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP 2019), Cornell Tech, New York, USA (Jul. 15-17, 2019).
  67. Kaneko T., Ikebe M., Takamaeda-Yamazaki S., Motomura M., and Asai T., "Hardware-oriented algorithm and architecture for generative adversarial networks," The 2019 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, pp. 446-449, Hilton Waikiki Beach Hotel, Honolulu, USA (Mar. 4-7, 2019).
  68. Suzuki S., Rim S., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "Experimental demonstration of physical reservoir computing with nonlinear electronic devices," The 2019 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Hilton Waikiki Beach Hotel, Honolulu, USA (Mar. 4-7, 2019).
  69. Minamikawa K., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "FPGA-based FORCE learning accelerator towards real-time online reservoir computing," The 2019 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Hilton Waikiki Beach Hotel, Honolulu, USA (Mar. 4-7, 2019).
  70. Okada M., Hikita W., Kuwahara Y., Asai T., and Akai-Kasaya M., "Building artificial Neural Network System composed of Growing Conductive Polymer," MANA International Symposium 2019, International Congress Center EPOCHAL TSUKUBA, Tsukuba, Japan (Mar. 4-6, 2019).
  71. Kaneko T., Ikebe M., Takamaeda-Yamazaki S., Motomura M., and Asai T., "Ternarized backpropagation: a hardware-oriented optimization algorithm for edge-oriented AI devices," The 7th RIEC International Symposium on Brain Functions and Brain Computer, Research Institute of Electrical Communication, Tohoku University, Sendai, Japan (Feb. 22-23, 2019).
  72. Rim S., Suzuki S., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "Approach to reservoir computing with Schmitt trigger oscillator-based analog neural circuits," The 7th Japan-Korea Joint Workshop on Complex Communication Sciences, C5, Alpensia, Pyengonchang, Korea (Jan. 6-9, 2019).
  73. Ando K., Ueyoshi K., Oba Y., Hirose K., Uematsu R., Kudo T., Ikebe M., Asai T., Takamaeda-Yamazaki S., and Motomura M., "Dither NN: an accurate neural network with dithering for low bit-precision hardware," The 2018 International Conference on Field-Programmable Technology (FPT'18), Tenbusu-Naha Hall, Naha, Japan (Dec. 10-14, 2018).
  74. Ambalathankandy P., Shimada T., Takamaeda-Yamazaki S., Motomura M., Asai T., and Ikebe M., "Analysis of smoothed LHE methods for processing images with optical illusions," IEEE International Conference on Visual Communications and Image Processing, Tempus Hotel Taichung , Taichung, Taiwan (Dec. 9-12, 2018).
  75. Sasaki K., Okamoto S., Tashiro S., Asai T., and Kasai S., "Charge coupling between Polyoxometalate molecule and a GaAs-based nanowire for readout of molecular multiple charge state," The 31st International Microprocesses and Nanotechnology Conference, 15C-4-4, Sapporo Park Hotel, Sapporo, Japan (Nov. 13-16, 2018).
  76. Kaneko T., Ikebe M., Takamaeda-Yamazaki S., Motomura M., and Asai T., "A study on ternary back propagation algorithm for embedded egde-AI processing," Joint workshop of UCL-ICN, NTT, UCL-Gatsby and AIBS: Analysis and Synthesis for Human/Artificial Cognition and Behaviour, Seaside House, Okinawa Institute of Science and Technology, Okinawa, Japan (Oct. 22-23, 2018).
  77. Akai-Kasaya M. and Asai T., "Study of spiking and noise generation from a system consisting of single-walled carbon nanotubes complexed with polyoxometalate," the 14th International Conference on Atomically Controlled Surfaces, Interfaces and Nanostructures, Sendai International Center, Sendai, Japan (Oct. 21-25, 2018).
  78. Kudo T., Ueyoshi K., Ando K., Hirose K., Uematsu R., Oba Y., Ikebe M., Asai T., Motomura M., and Takamaeda-Yamazaki S., "Area and energy optimization for bit-serial log-quantized DNN Accelerator with shared accumulators," IEEE 12th International Symposium on Embedded Multicore/Many-core Systems-on-Chip, Vietnam National University, Hanoi, Vietnam (Sep. 12-14, 2018).
  79. Ueyoshi K., "Log-Quantized DNN Inference Engine Stacked on 3D SRAM Using Inductive Coupling Technology," The 2nd GI-CoRE GSQ, GSB, & IGM Joint Symposium -Quantum, Informatics, Biology & Medicine-, Hokkaido University, Sapporo, Japan (Aug. 7-8, 2018).
  80. Hida I., "Embedding a Naive Bayes Classifier as a Dynamic Branch Predictor into a Pipelined Microprocessor," The 2nd GI-CoRE GSQ, GSB, & IGM Joint Symposium -Quantum, Informatics, Biology & Medicine-, Hokkaido University, Sapporo, Japan (Aug. 7-8, 2018).
  81. Fujii T., Toi T., Tanaka T., Togawa K., Kitaoka T., Nishino K., Nakamura N., Nakahara H., and Motomura M., "New Generation Dynamically Reconfigurable Processor Technology for Accelerating Embedded AI Applications," 2018 Symposia on VLSI Technology and Circuits, pp. 41-42, Hilton Hawaiian Village, Hawaii, USA (Jun. 19-21, 2018).
  82. Shimada T., Ikebe M., Ambalathankandy P., Takamaeda-Yamazaki S., Motomura M., and Asai T., "Sparse disparity estimation using global phase only correlation for stereo matching acceleration," 2018 IEEE International Conference on Acoustics, Speech and Signal Processing, Calgary Telus Convention Center, Alberta, Canada (Apr. 15-20, 2018).
  83. Uematsu R., Ando K., Ueyoshi K., Hirose K., Ikebe M., Asai T., Takamaeda-Yamazaki S., and Motomura M., "Exploring CNN accelerator design space on a dynamically reconfigurable hardware platform," The 21st Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2018), Kunibiki Messe, Matsue, Japan (Mar. 26-27, 2018).
  84. Iwamaru N., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "A novel iris-center detection algorithm towards gaze estimation targeting molecular cellular automata," International Workshop on Molecular Architectonics 2018, P-25, Osaka University, Osaka, Japan (Mar. 2-3, 2018).
  85. Sasaki K., Okamoto S., Tashiro S., Asai T., and Kasai S., "Characterization of stochastic charge dynamics of polyoxometalate dispersed on a GaAs-based nanowire FET," International Workshop on Molecular Architectonics 2018, P-22, Osaka University, Osaka, Japan (Mar. 2-3, 2018).
  86. Okada M., Hikita W., Kuwahara Y., Asai T., and Akai-Kasaya M., "Complemental neural network built of growing polymer wire ," International Workshop on Molecular Architectonics 2018, P-24, Osaka University, Osaka, Japan (Mar. 2-3, 2018).
  87. Ueyoshi K., Ando K., Hirose K., Takamaeda-Yamazaki S., Kadomoto J., Miyata T., Hamada M., Kuroda T., and Motomura M., "QUEST: A 7.49-TOPS Multi-Purpose Log-Quantized DNN Inference Engine Stacked on 96MB 3D SRAM using Inductive-Coupling Technology in 40nm CMOS," 2018 International Solid-State Circuits Conference (ISSCC 2018), San Francisco Marriott Marquis, San Francisco, US (Feb. 11-15, 2018).
  88. Takamaeda-Yamazaki S., Ueyoshi K., Ando K., Uematsu R., Hirose K., Ikebe M., Asai T., and Motomura M., "Accelerating Deep Learning by Binarized Hardware," Asia-Pacific Signal and Information Processing Association Annual Summit and Conference 2017 (APSIPA ASC 2017), Aloft Kuala Lumpur Sentral Sentral, Kuala Lumpur, Malaysia (Dec. 12-15, 2017).
  89. Hirose K., Ando K., Ueyoshi K., Ikebe M., Asai T., Motomura M., and Takamaeda-Yamazaki S., "Quantization Error-based Regularization in Neural Networks," Thirty-seventh SGAI International Conference on Artificial Intelligence (SGAI 2017), Peterhouse College, Cambridge, England (Dec. 12-14, 2017).
  90. Hida I., Ueyoshi K., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "Sign-invariant unsupervised learning facilitates weighted-sum computation in analog neural-network devices," 2017 International Symposium on Nonlinear Theory and Its Applications, Cancun International Convention Center, Cancun, Mexico (Dec. 4-7, 2017).
  91. Hirose K., Uematsu R., Ando K., Orimo K., Ueyoshi K., Ikebe M., Asai T., Takamaeda-Yamazaki S., and Motomura M., "Logarithmic Compression for Memory Footprint Reduction in Neural Network Training," 5th International Workshop on Computer Systems and Architectures (CSA 2017), Aomori Prefecture Tourist Center, Aomori, Japan (Nov. 19-22, 2017).
  92. Hirose K., Uematsu R., Ando K., Ueyoshi K., Ikebe M., Asai T., Motomura M., and Takamaeda-Yamazaki S., "A Regularization Approach for Quantized Neural Networks," International Workshop on Highly Efficient Neural Networks Design (HENND 2017), Lotte Hotel City Center, Seoul, Korea (Oct. 20-20, 2017).
  93. Tanibata A., Schmid A., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "FPGA implementation of edge-guided pattern generation for motion-vector estimation of textureless objects (demo night)," The 27th International Conference on Field-Programmable Logic and Applications, Culture and Convention Center Het Pand, Ghent, Belgium (Sep. 4-8, 2017).
  94. Ando K., Ueyoshi K., Hirose K., Orimo K., Yonekawa H., Sato S., Nakahara H., Ikebe M., Takamaeda-Yamazaki S., Asai T., Kuroda T., and Motomura M., "In-Memory Area-Efficient Signal Streaming Processor Design for Binary Neural Networks," 60th IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2017), Tufts University, Boston, USA (Aug. 6-9, 2017).
  95. Ueyoshi K., Ikebe M., Asai T., Takamaeda-Yamazaki S., and Motomura M., "Hardware accelerator design for convolutional neural networks with low bit precision," GI-CoRE GSQ, GSB, & IGM Joint Symposium -Quantum, Informatics, Biology, & Medicine -, Hokkaido University, Sapporo, Japan (Jul. 10-11, 2017).
  96. Hida I., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "A versatile and energy-efficient reconfigurable accelerator for embedded microprocessors," GI-CoRE GSQ, GSB, & IGM Joint Symposium -Quantum, Informatics, Biology, & Medicine -, Hokkaido University, Sapporo, Japan (Jul. 10-11, 2017).
  97. Yamamoto K., Ikebe M., Asai T., Motomura M., and Takamaeda-Yamazaki S., "Time-Division Multiplexing ," GI-CoRE GSQ, GSB, & IGM Joint Symposium -Quantum, Informatics, Biology, & Medicine -, Hokkaido University, Sapporo, Japan (Jul. 10-11, 2017).
  98. Hikita W., Akai-Kasaya M., Asai T., and Kuwahara Y., "Polymer based autoencoder system for pattern recognition," Workshop on Molecular Architectonics – Toward Realization of Neuromorphic Computing by Nanomatrials, Osaka University Toyonaka Campus, Osaka, Japan (Jun. 29-30, 2017).
  99. Akai-Kasaya M., Hikita W., Asai T., and Kuwahara Y., "On the growing polymer neural networks," 9th International Conference on Molecular Electronics and Bioelectronics, ANA Crowne Plaza Kanazawa, Kanazawa, Japan (Jun. 26-28, 2017).
  100. Yamamoto K., Huang W., Takamaeda-Yamazaki S., Ikebe M., Asai T., and Motomura M., "A Time-Division Multiplexing Ising Machine on FPGAs," International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART 2017), Ruhr University, Bochum, Germany (Jun. 7-9, 2017).
  101. Ando K., Ueyoshi K., Orimo K., Yonekawa H., Sato S., Nakahara H., Ikebe M., Asai T., Takamaeda-Yamazaki S., Kuroda T., and Motomura M., "BRein memory: a 13-layer 4.2 K neuron/0.8 M synapse binary/ternary reconfigurable in-memory deep neural network accelerator in 65 nm CMOS," 2017 Symposia on VLSI Technology and Circuits, Rihga Royal Hotel, Kyoto, Japan (Jun. 5-8, 2017).
  102. Ueyoshi K., Marukame T., Asai T., Motomura M., and Schmid A., "Feature extraction system using restricted Boltzmann machines on FPGA," 2017 IEEE International Symposium on Circuits & Systems, A4P-O, Baltimore Marriott Waterfront, Baltimore, USA (May 28-31, 2017).
  103. Ueyoshi K., Ando K., Orimo K., Ikebe M., Asai T., and Motomura M., "Exploring optimized accelerator design for binarized convolutional neural networks," The 2017 International Joint Conference on Neural Networks, William A. Egan Civic and Convention Center, Alaska, USA (May 14-19, 2017).
  104. Vu H.G., Takamaeda-Yamazaki S., Nakada T., and Nakashima Y., "CPRring: A Structure-aware Ring-based Checkpointing Architecture for FPGA Computing," The 25th IEEE International Symposium on Field-Programmable Custom Computing Machines (FCCM2017), Napa, USA (Apr. 30-May 2, 2017).
  105. Yamamoto K., Takamaeda-Yamazaki S., Ikebe M., Asai T., and Motomura M., "A scalable ising model implementation on an FPGA," COOL Chips 20, Yokohama Media & Communications Center, Yokohama, Japan (Apr. 19-21, 2017).
  106. Fujii T., Sato S., Nakahara H., and Motomura M., "An FPGA realization of a deep convolutional neural network using a threshold neuron pruning," International Symposium on Applied Reconfigurable Computing, Delft University, Delft, Netherlands (Apr. 3-7, 2017).
  107. Fu Y., Ikebe M., Shimada T., Motomura M., and Asai T., "Low latency divider using ensemble of moving average curves," The 18th International Symposium on Quality Electronic Design (ISQED 2017), Santa Clara Convention Center, Santa Clara, USA (Mar. 13-15, 2017).
  108. Tsuji T., Ikebe M., Takamaeda-Yamazaki S., Motomura M., and Asai T., "6-DoF camera-position and posture estimation based on local patches of image sequence," 2017 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Hyatt Regency Guam, Guam, USA (Feb. 28-Mar. 3, 2017).
  109. Ando K., Ueyoshi K., Orimo K., Ikebe M., Takamaeda-Yamazaki S., Asai T., and Motomura M., "Throughput analysis of a data-flow reconfigurable array architecture for convolutional neural networks," The 5th RIEC International Symposium on Brain Functions and Brain Computer, Tohoku University, Sendai, Japan (Feb. 27-28, 2017).
  110. Nakahara H., Yonekawa H., Iwamoto H., and Motomura M., "A batch normalization free binarized convolutional deep neural network on an FPGA," International Symposium on Field-Programmable Gate Array, Monterey Marriott Hotel, California, USA (Feb. 22-24, 2017).
  111. Hikita W., Akai-Kasaya M., Asai T., and Kuwahara Y., "Polymer Based Neural Networks Hardware," Symposium on surface science & Nanotechnology -25th Anniversary of SSSJ Kansai, Kyoto International Community House, Kyoto, Japan (Jan. 24-25, 2017).
  112. Ikebe M., Asai T., Mori M., Itou T., Uchida D., Take Y., and Kuroda T., "An image sensor/processor 3D stacked module featuring ThruChip interfaces," The 22nd Asia and South Pacific Design Automation Conference - University Design Contest, Tokyo, Japan (Jan. 16-19, 2017).
  113. Nakahara H., Yonekawa H., Sasao T., Iwamoto H., and Motomura M., "A memory-based realization of a binarized deep convolutional neural network," International Conference on Field-Programmable Technology, Jiangou Hotel, Xi'an, China (Dec. 7-9, 2016).
  114. Kusano H., Ikebe M., Asai T., and Motomura M., "An FPGA-optimized architecture of anti-aliasing based super resolution for real-time HDTV to 4K- and 8K-UHD conversions," 2016 International Conference on Reconfigurable Computing and FPGAs, Iberostar Cancun hotel, Cancun, Mexico (Nov. 30-Dec. 2, 2016).
  115. Orimo K., Ando K., Ueyoshi K., Ikebe M., Asai T., and Motomura M., "FPGA architecture for feed-forward sequential memory network targeting long-term time-series forecasting," 2016 International Conference on Reconfigurable Computing and FPGAs, Iberostar Cancun hotel, Cancun, Mexico (Nov. 30-Dec. 2, 2016).
  116. Tanibata A., Ushida M., Schmid A., Ikebe M., Asai T., and Motomura M., "A hardware cellular-automaton architecture for spatial pattern generation towards motion-vector estimation of textureless objects," 2016 International Symposium on Nonlinear Theory and its Applications, pp. 622-625, New Welcity Yugawara, Shizuoka, Japan (Nov. 27-30, 2016).
  117. Hida I., Ikebe M., Asai T., and Motomura M., "A two-clock-cycle naive Bayes classifier for dynamic branch prediction in pipelined RISC microprocessors," 2016 IEEE Asia Pacific Conference on Circuits and Systems, Ramada Plaza Jeju Hotel, Jeju, Korea (Oct. 25-28, 2016).
  118. Ando K., Orimo K., Ueyoshi K., Ikebe M., Asai T., and Motomura M., "Reconfigurable processor array architecture for deep convolutional neural networks," The 20th Workshop on Synthesis And System Integration of Mixed Information Technologies, Kyoto Research Park, Kyoto, Japan (Oct. 24-25, 2016).
  119. Asai T., Mori M., Itou T., Take Y., Ikebe M., Kuroda T., and Motomura M., "Motion-vector estimation and cognitive classification on an image sensor/processor 3D stacked system featuring ThruChip interfaces," European Solid-State Circuits Conference 2016, Swisstech Convention Centre, Lausanne, Switzerland (Sep. 12-15, 2016).
  120. Ueyoshi K., Marukame T., Asai T., Motomura M., and Schmid A., "Memory-error tolerance of scalable and highly parallel architecture for restricted Boltzmann machines in deep belief network," IEEE International Symposium on Circuits and Systems, Montreal Sheraton Center, Montreal, Canada (May 22-25, 2016).
  121. Yamamoto K., Asai T., and Motomura M., "Hardware architecture for online frequent items mining with memory-efficient data structure," COOL Chips XIX, Yokohama Media & Communications Center, Yokohama, Japan (Apr. 20-22, 2016).
  122. Hamana Y., Asai T., and Oya T., "Design of new logic circuit mimicking soldier crab ball gate for single-molecule device," International Chemical Congress of Pacific Basin Societies 2015, Hawaii Convention Center, Honolulu, USA (Dec. 15-20, 2015).
  123. Hirashima R., Asai T., and Oya T., "Design of thermal-noise-harnessing neuromorphic nano-electronic circuit based on axon of neuron for single-molecule device," International Chemical Congress of Pacific Basin Societies 2015, Hawaii Convention Center, Honolulu, USA (Dec. 15-20, 2015).
  124. Takano M., Asai T., and Oya T., "Design of nano-electronic neural-network associative memory circuit for single-molecule devices," International Chemical Congress of Pacific Basin Societies 2015, Hawaii Convention Center, Honolulu, USA (Dec. 15-20, 2015).
  125. Satomi K., Asai T., and Oya T., "Design of single-electron 'slime mold' circuit for single-molecule device," International Chemical Congress of Pacific Basin Societies 2015, Hawaii Convention Center, Honolulu, USA (Dec. 15-20, 2015).
  126. Ushida M., Ishimura K., Schmid A., Asai T., and Motomura M., "Motion vector estimation of textureless objects exploiting reaction-diffusion cellular automata," 2015 International Symposium on Nonlinear Theory and its Applications, pp. 85-88, City University of Hong Kong, Hong Kong, China (Dec. 1-4, 2015).
  127. Asai T. and Kasai S., "Neuromorphic circuits and devices exploiting noise and fluctuations," 2015 International Symposium on Nonlinear Theory and its Applications, pp. 895-898, City University of Hong Kong, Hong Kong, China (Dec. 1-4, 2015).
  128. Takano M., Asai T., and Oya T., "Design of nano-electronic neural-network associative memory circuit," The 14th International Conference on Unconventional and Natural Computation, Centre for Discrete Mathematics and Theoretical Computer Science, Auckland, New Zealand (Aug. 31-Sep. 4, 2015).
  129. Satomi K., Asai T., and Oya T., "Design of slime-mold-inspired single-electron circuit," The 14th International Conference on Unconventional and Natural Computation, Centre for Discrete Mathematics and Theoretical Computer Science, Auckland, New Zealand (Aug. 31-Sep. 4, 2015).
  130. Ikebe M., Uchida D., Take Y., Someya M., Chikuda S., Matsuyama K., Asai T., Kuroda T., and Motomura M., "Image sensor/digital logic 3D stacked module featuring inductive coupling channels for high speed/low-noise image transfer," 2015 Symposia on VLSI Technology and Circuits, 4-1, Rihga Royal Hotel, Kyoto, Japan (Jun. 15-19, 2015).
  131. Yamamoto K., Fukuda E.S., Asai T., and Motomura M., "An accelerator for frequent Itemset mining from data stream with parallel item tree," The 19th Workshop on Synthesis And System Integration of Mixed Information Technologies, Evergreen Resort Hotel, Yilan, Taiwan (Mar. 16-17, 2015).
  132. Itou T., Mori M., Ikebe M., Asai T., Kuroda T., and Motomura M., "A new architecture for feature extraction to perform machine learning by using motion vectors and its implementation in an FPGA," Proceedings of the 2015 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, pp. 294-297, Universiti Teknologi Malaysia, Kuala Lumpur, Malaysia (Feb. 27-Mar. 2, 2015).
  133. Ueyoshi K., Asai T., and Motomura M., "Scalable and highly-parallel architecture for restricted boltzmann machines," 2015 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, pp. 369-372, Universiti Teknologi Malaysia, Kuala Lumpur, Malaysia (Feb. 27-Mar. 2, 2015).
  134. Ushida M., Ishimura K., Asai T., and Motomura M., "A reaction-diffusion algorithm for texture generation towards motion-vector estimation of textureless-objects," 2015 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, pp. 361-364, Universiti Teknologi Malaysia, Kuala Lumpur, Malaysia (Feb. 27-Mar. 2, 2015).
  135. Uchida D., Ikebe M., Motohisa J., and Sano E., "Low power single-slope ADC with intermittent-working time to digital converter," 2015 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Universiti Teknologi Malaysia, Kuala Lumpur, Malaysia (Feb. 27-Mar. 2, 2015).
  136. Fukuda E.S., Inoue H., Takenaka T., Kim D., Sadahisa T., Asai T., and Motomura M., "Achieving higher performance of memcached by caching at network interface," The 2014 International Conference on Field Programmable Technology, Parkyard Hotel, Shanghai, China (Dec. 10-12, 2014).
  137. Uchida D., Ikebe M., Motohisa J., and Sano E., "A 12-bit, 5.5-uW single-slope ADC using intermittent working TDC with multi-phase clock signals," The 21st IEEE International Conference on Electronics Circuits and Systems, Le Palais du Pharo, Marseille, France (Dec. 7-10, 2014).
  138. Otake H., Ishimura K., Asai T., and Oya T., "Signal amplification by circular single-electron oscillator network with stochastic resonance," The 8th International Conference on Bio-inspired Information and Communications Technologies, UMass Club, Boston, U.S.A. (Dec. 1-3, 2014).
  139. Tuan D.N., Akai-Kasaya M., Asai T., Saito A., and Kuwahara Y., "Study on Electropolymerization Micro-wiring System Imitating Axonal Growth of Artificial Neurons towards Machine Learning," 2nd International Symposium on the Functionality of Organized Nanostructures (FON'14), National Museum of Emerging Science and Innovation (Miraikan), Tokyo, Japan (Nov. 26-28, 2014).
  140. Kim D., Hida I., Fukuda E.S., Asai T., and Motomura M., "A study of transparent on-chip instruction cache for NV microcontrollers," The 7th International Conference on Advances in Circuits, Electronics and Micro-electronics, Mercure Lisboa, Lisbon, Portugal (Nov. 16-20, 2014).
  141. Hida I., Kim D., Asai T., and Motomura M., "A 4.5 to 13 times energy-efficient embedded microprocessor with mainly-static/partially-dynamic reconfigurable array accelerator," Proceedings of the Asian Solid-State Circuits Conference 2014, pp. 37-40, 85 Sky Tower Hotel, KaoHsiung, Taiwan (Nov. 10-12, 2014).
  142. Kim D., Fukuda E.S., Sadahisa T., Asai T., and Motomura M., "Hardware architecture for accelerating key-value retrieval implemented on FPGA," The 3rd Japan-Korea Joint Workshop on Complex Communication Sciences, Paradise Hotel, Busan, Korea (Oct. 27-28, 2014).
  143. Gonzalez-Carabarin L., Asai T., and Motomura M., "Dual-rail asynchronous pipeline based on stochastic resonance logic gates," Proceedings of the 2014 International Symposium on Nonlinear Theory and its Applications, pp. 85-88, Cinema of Bourbaki Panorama, Luzern, Switzerland (Sep. 14-18, 2014).
  144. Ishimura K., Komuro K., Schmid A., Asai T., and Motomura M., "Stochastic resonance in a unidirectional network of nonlinear oscillators driven by internal noise," Proceedings of the 2014 International Symposium on Nonlinear Theory and its Applications, pp. 89-92, Cinema of Bourbaki Panorama, Luzern, Switzerland (Sep. 14-18, 2014).
  145. Fukuda E.S., Inoue H., Takenaka T., Kim D., Sadahisa T., Asai T., and Motomura M., "Caching memcached at reconfigurable network interface," The 24th International Conference on Field Programmable Logic and Applications, Technische Universität München, Munich, Germany (Sep. 2-4, 2014).
  146. Otake H., Ishimura K., Asai T., and Oya T., "Study of stochastic resonance in a circular single-electron oscillator array," The 5th International Conference on Nanotechnology: Fundamentals and Applications, Clarion Congress Hotel Prague, Prague, Czech Republic (Aug. 11-13, 2014).
  147. Otake H., Asai T., and Oya T., "Study of single-electron DOMINO logic circuit," The 2014 International Conference on Parallel and Distributed Processing Techniques and Applications, Monte Carlo Resort, Las Vegas, U.S.A. (Jul. 21-24, 2014).
  148. Hirashima R., Asai T., and Oya T., "Study of thermal-noise-assisted signal propagation of neuromorphic single-electron circuit," The 2014 International Conference on Parallel and Distributed Processing Techniques and Applications, Monte Carlo Resort, Las Vegas, U.S.A. (Jul. 21-24, 2014).
  149. Mori M., Itou T., Ikebe M., Asai T., Kuroda T., and Motomura M., "FPGA-based design for motion-vector estimation exploiting high-speed imaging and its application to machine learning," Proceedings of the 2014 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, pp. 145-148, Waikiki Beach Marriott Resort & Spa, Honolulu, U.S.A. (Feb. 28-Mar. 3, 2014).
  150. Sanada Y., Ohata K., Ogaki T., Matsuyama K., Ohira T., Chikuda S., Igarashi M., Kuroda T., Ikebe M., Asai T., and Motomura M., "FPGA implementation of a memory-efficient stereo vision algorithm based on 1-D guided filtering," Proceedings of the 2014 International Conference on Circuits, Systems, and Control, pp. 25-30, Lindner Grand Hotel Beau Rivage, Interlaken, Switzerland (Feb. 22-24, 2014).
  151. Uchida D., Ikebe M., Someya M., and Motohisa J., "Low-power single-slope ADC with time to digital converter for CMOS image sensor," The 16th SNU-HU Joint Symposium, Seoul National University, Seoul, Korea (Dec. 13, 2013).
  152. Hirao T., Kim D., Hida I., Asai T., and Motomura M., "A restricted dynamically reconfigurable architecture for low power processors," 2013 International Conference on ReConFigurable Computing and FPGAs, Hotel Iberostar Cancun, Cancun, Mexico (Dec. 9-11, 2013).
  153. Ohata K., Sanada Y., Ogaki T., Matsuyama K., Ohira T., Chikuda S., Igarashi M., Ikebe M., Asai T., Motomura M., and Kuroda T., "Hardware-oriented stereo vision algorithm based on 1-D guided filtering and its FPGA implementation," Proceedings of the 2013 IEEE International Conference on Electronics, Circuits, and Systems, pp. 169-172, Yas Viceroy Hotel, Abu Dhabi, UAE (Dec. 8-11, 2013).
  154. Fukuda E.S., Takenaka T., Inoue H., Kawashima H., Asai T., and Motomura M., "High level synthesis with stream query to C parser: Eliminating hardware development difficulties for software developers," Proceedings of the 18th Workshop on Synthesis And System Integration of Mixed Information Technologies, pp. 310-315, Hotel Sapporo Garden Palace, Sapporo, Japan (Oct. 21-22, 2013).
  155. Hirao T., Kim D., Hida I., Asai T., and Motomura M., "A restricted dynamically reconfigurable architecture for low power processors," Proceedings of the 18th Workshop on Synthesis And System Integration of Mixed Information Technologies, pp. 267-268, Hotel Sapporo Garden Palace, Sapporo, Japan (Oct. 21-22, 2013).
  156. Chikuda S., Ohira T., Sanada Y., Igarashi M., Ikebe M., Asai T., and Motomura M., "FPGA implementation of 60-FPS QVGA-to-VGA single-image super resolution," in Proc. of the 2013 International Conference on Solid State Devices and Materials, pp. 136-137, Hilton Fukuoka Sea Hawk, Fukuoka, Japan (Sep. 24-27, 2013).
  157. Uchida D., Ikebe M., Motohisa J., Sano E., and Kondou A., "CMOS common-mode filter with gyrator-C network," 2013 International Conference on Solid State Devices and Materials, Hilton Fukuoka Sea Hawk, Fukuoka, Japan (Sep. 24-27, 2013).
  158. Gonzalez-Carabarin L., Asai T., and Motomura M., "Asynchronous digital circuit design using noise-driven stochastic gates," 2013 International Symposium on Nonlinear Theory and its Applications, Santa Fe Community Convention Center, Santa Fe, U.S.A. (Sep. 8-12, 2013).
  159. Ishimura K., Schmid A., Asai T., and Motomura M., "Image steganography based on hardware-oriented reaction-diffusion models," 2013 International Symposium on Nonlinear Theory and its Applications, Santa Fe Community Convention Center, Santa Fe, U.S.A. (Sep. 8-12, 2013).
  160. Gonzalez-Carabarin L., Asai T., and Motomura M., "Towards asynchronous digital circuit design based on stochastic resonance," The 1st International Conference on Nanoenergy, Hotel Gio, Perugia, Italy (Jul. 10-13, 2013).
  161. Ishimura K., Schmid A., Asai T., and Motomura M., "Image steganography on digital reaction-diffusion processor," Nonlinear Dynamics of Electronic Systems 2013, Palazzo Ateneo, Bari, Italy (Jul. 10-12, 2013).
  162. Nakada K., Miura K., and Asai T., "Dynamical system design for silicon neurons using phase reduction approach," The 35th Annual International Conference of the IEEE Engineering in Medicine and Biology Society, Osaka International Convention Center, Osaka, Japan (Jul. 3-7, 2013).
  163. Fukuda E.S., Kawashima H., Inoue H., Asai T., and Motomura M., "Exploiting hardware reconfigurability on window join," The 2013 International Conference on High Performance Computing & Simulation, Hilton Strand Hotel, Helsinki, Finland (Jul. 1-5, 2013).
  164. Fukuda E.S., Kawashima H., Inoue H., Fujii T., Furuta K., Asai T., and Motomura M., "C-based adaptive stream processing on dynamically reconfigurable hardware: window join case study," The 9th International Symposium on Applied Reconfigurable Computing, Courtyard Marriott Los Angeles, Los Angeles, U.S.A. (Mar. 25-27, 2013).
  165. Sanada Y., Ohira T., Chikuda S., Igarashi M., Ikebe M., Asai T., and Motomura M., "FPGA implementation of single-image super resolution based on frame-bufferless box filtering," Proceedings of the 2013 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, pp. 516-519, Courtyard King Kamehameha's Kona Beach Hotel, The Island of Hawaii, U.S.A. (Mar. 4-7, 2013).
  166. Nakada K., Miura K., Asai T., and Tanaka H., "Dynamical systems design of nonlinear oscillators using phase reduction approach," 2012 IEEE Asia Pacific Conference on Circuits and Systems, The Splendor Hotel Kaohsiung, Kaohsiung, Taiwan (Dec. 2-5, 2012).
  167. Nakada K., Miura K., and Asai T., "Silicon neuron design based on phase reduction analysis," The 6th International Conference on Soft Computing and Intelligent Systems (The 13th International Symposium on Advanced Intelligent Systems), Kobe Convention Center, Kobe, Japan (Nov. 20-24, 2012).
  168. Gonzalez-Carabarin L., Asai T., and Motomura M., "Spike propagation in excitable systems enhanced by membrane-potential-dependent noise," The 2012 International Symposium on Nonlinear Theory and its Applications, Gran Melia Victoria, Majorca, Spain (Oct. 22-26, 2012).
  169. Gonzalez-Carabarin L., Asai T., and Motomura M., "Spike transmission in locally coupled excitable circuits enhanced by membrane-potential-dependent noise," Asia Conference on Nanoscience and Nanotechnology 2012, Crowne Plaza Lijiang Ancient Town, Yunnan, China (Sep. 7-10, 2012).
  170. Gong X., Asai T., and Motomura M., "Spatio-temporal pattern formation on memristive reaction-diffusion systems," Asia Conference on Nanoscience and Nanotechnology 2012, Crowne Plaza Lijiang Ancient Town, Yunnan, China (Sep. 7-10, 2012).
  171. Gong X., Asai T., and Motomura M., "Reaction-diffusion media with excitable Oregonators coupled by memristors," The 13th International Workshop on Cellular Nanoscale Networks and their Applications (The 3rd Memristor and Memristive Symposium), Politecnico di Torino, Turin, Italy (Aug. 28-31, 2012).
  172. Gonzalez-Carabarin L., Asai T., and Motomura M., "Noise impact on spike transmission through serially-connected electrical FitzHugh-Nagumo model with subthreshold and suprathreshold interconductances," The 16th International Conference On Cognitive and Neural Systems, Boston University, Boston, U.S.A. (May 30-Jun. 1, 2012).
  173. Adachi T., Asai T., and Motomura M., "A memristor-based synaptic device having an asymmetric STDP time window," 2012 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Waikiki Beach Marriott Resort & Spa, Honolulu, U.S.A. (Mar. 4-6, 2012).
  174. Ishimura K., Asai T., and Motomura M., "Chaotic resonance in forced Chua's oscillator," 2012 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Waikiki Beach Marriott Resort & Spa, Honolulu, U.S.A. (Mar. 4-6, 2012).
  175. Gong X., Asai T., and Motomura M., "Excitable reaction-diffusion media with memristors," 2012 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Waikiki Beach Marriott Resort & Spa, Honolulu, U.S.A. (Mar. 4-6, 2012).
  176. Matsuura M., Asai T., and Motomura M., "Noise-induced phase synchronization in digital counters," 2012 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Waikiki Beach Marriott Resort & Spa, Honolulu, U.S.A. (Mar. 4-6, 2012).
  177. Gonzalez-Carabarin L., Asai T., and Motomura M., "Noise-assisted spike transmission on an array of electrical FitzHugh-Nagumo models," 2012 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Waikiki Beach Marriott Resort & Spa, Honolulu, U.S.A. (Mar. 4-6, 2012).
  178. Yoshida K., Asai T., and Motomura M., "A subthreshold memory cell utilizing nonlinear characteristics of positive-feedback operational transconductance amplifier," Proceedings of the 2011 Kyoto Workshop on NOLTA, p. 15, Kyoto University, Kyoto, Japan (Nov. 30, 2011).
  179. Inoue H., Takenaka T., and Motomura M., "20Gbps C-based complex event processing," Proceedings of the 21st International Conference on Field Programmable Logic and Applications (FPL), pp. 97-102, Technical University of Crete, Crete, Greece (Sep. 5-7, 2011).
  180. Toi T., Awashima T., Motomura M., and Amano H., "Time and space-multiplexed compilation challenge for dynamically reconfigurable processors," Proceesings of the 54th IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), P03_1039, Yonsei University Seoul, Seoul, Korea (Aug. 7-10, 2011).
  181. Tovar G.M., Asai T., and Amemiya Y., "Array-enhanced stochastic resonance in a network of noisy neuromorhic circuits," Proceedings of the 17th International Conference on Neural Information Processing, pp. 188-196, Sydney, Australia (Nov. 22-25, 2010).
  182. Akoh N., Asai T., Yanagida T., Kawai T., and Amemiya Y., "A ReRAM-based analog synaptic device having spike-timing-dependent plasticity," Nanoelectronics Days 2010, p. 19, Aachen, Germany (Oct. 4-7, 2010).
  183. Shimada H., Ueno K., Asai T., and Amemiya Y., "On-chip power supply for subthreshold-operated CMOS LSIs," Proceedings of the 9th International Conference on System Science and Simulation in Engineering, pp. 198-200, Iwate, Japan (Oct. 4-6, 2010).
  184. Ueno K., Shimada H., Asai T., and Amemiya Y., "Low-voltage power supply regulator for subthreshold-operated CMOS digital LSIs," 2010 International Conference on Solid State Devices and Materials, Tokyo, Japan (Sep. 22-24, 2010).
  185. Akoh N., Asai T., Amemiya Y., Yanagida T., and Kawai T., "A behavioral model of unipolar resistive RAMs and its application to HSPICE integration," The 17th International Workshop on Oxide Electronics, #167, Hyogo, Japan (Sep. 19-22, 2010).
  186. Utagawa A., Asai T., and Amemiya Y., "Stochastic resonance in a simple electric circuit having a double-well potential ---Circuit experiments with a single operational amplifier---," Proceedings of 2010 International Symposium on Nonlinear Theory and its Applications, pp. 55-59, Krakow, Poland (Sep. 5-8, 2010).
  187. Iida T., Asai T., Amemiya Y., and Sano E., "An offset compensation method using subthreshold CMOS operational amplifiers for fully differential amplifiers," Integrated Circuits and Devices in Vietnam 2010, Ho Chi Minh, Vietnam (Aug. 16, 2010).
  188. Utagawa A., Asai T., and Amemiya Y., "Stochastic resonance in neuromorphic semiconductor devices having a double-well potential," Proceedings of the 14th International Conference on Cognitive and Neural Systems, p. 86, Boston, U.S.A. (May 19-22, 2010).
  189. Tovar G.M., Asai T., and Amemiya Y., "Coupling-enhanced stochastic resonance in noisy neuromorphic devices," Proceedings of the 14th International Conference on Cognitive and Neural Systems, p. 87, Boston, U.S.A. (May 19-22, 2010).
  190. Akoh N., Asai T., and Amemiya Y., "Towards memristor-CMOS-hybrid semiconductor devices for neural networks," Proceedings of the 14th International Conference on Cognitive and Neural Systems, p. 85, Boston, U.S.A. (May 19-22, 2010).
  191. Ueno K., Asai T., and Amemiya Y., "Ultra-low power LSIs consisting of subthreshold CMOS circuits --Micropower circuit components for power-aware LSI applications--," Proceedings of the 3rd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 259-260, Sapporo, Japan (Jan. 18-20, 2010).
  192. Kikombo A.K., Asai T., and Amemiya Y., "Single-electron pulse-density modulation circuits employing device fabrication mismatches and temporal noises to achieve high signal to noise ratio," Proceedings of the 3rd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, p. xvii, Sapporo, Japan (Jan. 18-20, 2010).
  193. Kikombo A.K., Asai T., and Amemiya Y., "Morphic circuit architectures for beyond CMOS LSIs using failure-prone nano-electronic devices," Proceedings of the 3rd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 254-256, Sapporo, Japan (Jan. 18-20, 2010).
  194. Utagawa A., Asai T., and Amemiya Y., "Neural network circuit exhibiting high-fidelity pulse-density modulation based on a model of vestibulo-ocular reflex," Proceedings of the 3rd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 232-233, Sapporo, Japan (Jan. 18-20, 2010).
  195. Iida T., Asai T., Sano E., and Amemiya Y., "Offset cancellation with subthreshold-operated feedback circuit for fully differential amplifiers," Proceedings of the 16th IEEE International Conference on Electronics, Circuits, and Systems, pp. 140-143, Hammamet, Tunisia (Dec. 13-16, 2009).
  196. Kikombo A.K., Asai T., and Amemiya Y., "Bio-inspired single-electron circuit architectures exploiting thermal noises and device fluctuations to enhance signal transmission fidelity," Proceedings of the 2009 International Symposium on Intelligent Signal Processing and Communication Systems, pp. 429-432, Kanazawa, Japan (Dec. 7-9, 2009).
  197. Utagawa A., Asai T., and Amemiya Y., "Noise-driven image processing based on array-enhanced stochastic resonance with population heterogeneity," Proceedings of the 2009 International Symposium on Intelligent Signal Processing and Communication Systems, pp. 437-440, Kanazawa, Japan (Dec. 7-9, 2009).
  198. Kikombo A.K., Asai T., and Amemiya Y., "Exploiting temporal noises and device fluctuations in enhancing fidelity of pulse-density modulator consisting of single-electron neural circuits," Proceedings of the 16th International Conference on Neural Information Processing, pp. 384-391, Bangkok, Thailand (Dec. 1-5, 2009).
  199. Ueno K., Asai T., and Amemiya Y., "A 0.02-to-2-MHz tunable clock reference circuit for intermittent pulse generators," Proceedings of the 2009 IEEJ International Analog VLSI Workshop, pp. 5-10, Chiangmai, Thailand (Nov. 18-20, 2009).
  200. Utagawa A., Asai T., and Amemiya Y., "A noise-driven neuromorphic pulse-density modulator: experimental results with discrete MOS devices," Proceedings of the 2009 International Symposium on Nonlinear Theory and its Applications, pp. 206-209, Sapporo, Japan (Oct. 18-21, 2009).
  201. Kikombo A.K., Asai T., and Amemiya Y., "Pulse-density modulation with an ensemble of single-electron circuits employing neuronal heterogeneity to achieve high temporal resolution," Proceedings of the 4th International Conference on Nano-Networks, pp. 51-56, Luzern, Switzerland (Oct. 18-20, 2009).
  202. Ueno K., Asai T., and Amemiya Y., "A 30-MHz 90-ppm/°C fully-integrated clock reference generator with frequency-locked loop," Proceedings of the 35th European Solid-State Circuits Conference, pp. 392-395, Athens, Greece (Sep. 14-18, 2009).
  203. Kikombo A.K., Asai T., and Amemiya Y., "Noise-driven architectures toward beyond CMOS LSIs with failure-prone nano-electronic devices," Proceedings of the 14th International Commercialization of Micro and Nano Systems Conference, p. 18, Copenhagen, Denmark (Aug. 30-Sep. 4, 2009).
  204. Ueno K., Asai T., and Amemiya Y., "A PTAT voltage source consisting of subthreshold MOSFETs for temperature sensor LSIs," Proceedings of the 24th International Technical Conference on Circuits/Systems, Computers and Communications, pp. 225-226, Jeju Island, Korea (Jul. 5-8, 2009).
  205. Iida T., Asai T., Sano E., and Amemiya Y., "Level-shift circuit using subthreshold-operated CMOS operational amplifiers," Proceedings of the 24th International Technical Conference on Circuits/Systems, Computers and Communications, pp. 209-212, Jeju Island, Korea (Jul. 5-8, 2009).
  206. Asai S., Ueno K., Asai T., and Amemiya Y., "High-resistance resistors consisting of subthreshold-operated CMOS circuits ---LSI implementation of 1-1000 mega ohm resistors----," Proceedings of the 24th International Technical Conference on Circuits/Systems, Computers and Communications, pp. 221-224, Jeju Island, Korea (Jul. 5-8, 2009).
  207. Ueno K., Asai T., and Amemiya Y., "Temperature-to-frequency converter consisting of subthreshold MOSFET circuits for smart temperature-sensor LSIs," Proceedings of the 15th International Conference on Solid-State Sensors, Actuators and Microsystems, pp. 2433-2436, Denver, U.S.A. (Jun. 21-25, 2009).
  208. Utagawa A., Asai T., and Amemiya Y., "Noise-induced phase synchronization among analogue oscillator circuits: Experimental results with discrete MOS devices," Proceedings of the 17th International Workshop on Nonlinear Dynamics of Electronic Systems, pp. 110-113, Rapperswil, Switzerland (Jun. 21-24, 2009).
  209. Kikombo A.K., Asai T., Oya T., Schmid A., Leblebici Y., and Amemiya Y., "A pulse-density modulation circuit exhibiting noise shaping with single-electron neurons," Proceedings of the 2009 International Joint Conference on Neural Networks, pp. 1600-1605, Atlanta, U.S.A. (Jun. 14-19, 2009).
  210. Utagawa A., Asai T., and Amemiya Y., "High-fidelity neuromorphic pulse-sendity modulator based on a model of vestibulo-ocular reflex," Proceedings of the 13th International Conference on Cognitive and Neural Systems, p. 140, Boston, U.S.A. (May 27-30, 2009).
  211. Ueno K., Asai T., and Amemiya Y., "Low-power clock reference circuit for intermittent operation of subthreshold LSIs," Proceedings of the 2009 International Symposium on Circuits and Systems, pp. 5-8, Taipei, Taiwan (May 24-27, 2009).
  212. Tsugita Y., Ueno K., Hirose T., Asai T., and Amemiya Y., "On-chip PVT compensation techniques for low-voltage CMOS digital LSIs," Proceedings of the 2009 International Symposium on Circuits and Systems, pp. 1565-1568, Taipei, Taiwan (May 24-27, 2009).
  213. Utagawa A., Asai T., and Amemiya Y., "High-fidelity pulse-density modulation with noisy neuromorphic circuits based on a model of vestibulo-ocular reflex," Proceedings of the 2009 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 293-296, Honolulu, U.S.A. (Mar. 1-3, 2009).
  214. Sahashi T., Utagawa A., Asai T., and Amemiya Y., "Theoretical analysis of collective stochastic resonance with population heterogeneity," Proceedings of the 2009 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 605-608, Honolulu, U.S.A. (Mar. 1-3, 2009).
  215. Fujita D., Asai T., and Amemiya Y., "A CMOS frequency comparator based on jamming avoidance response of Eigenmannia," Proceedings of the 2009 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 653-656, Honolulu, U.S.A. (Mar. 1-3, 2009).
  216. Yamada K., Asai T., and Amemiya Y., "Towards compact low-power digital circuits exploiting collision-based fusion gates," Proceedings of the 2009 International Symposium on Multimedia and Communication Technology, pp. 245-249, Bangkok, Thailand (Jan. 22-23, 2009).
  217. Ueno K., Asai T., and Amemiya Y., "An ultra-low power clock reference generator for subthreshold LSIs," Proceedings of the 2009 International Symposium on Multimedia and Communication Technology, pp. 230-234, Bangkok, Thailand (Jan. 22-23, 2009).
  218. Ueno K., Hirose T., Asai T., and Amemiya Y., "An ultra-low power CMOS voltage reference circuit based on subthreshold MOSFETs for on-chip process compensation in analog circuits," Proceedings of the 2nd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 249-250, Sapporo, Japan (Jan. 20-21, 2009).
  219. Kikombo A.K., Asai T., and Amemiya Y., "Fault-tolerant architectures for single-electronic circuits based on neural networks," Proceedings of the 2nd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 275-276, Sapporo, Japan (Jan. 20-21, 2009).
  220. Yamada K., Asai T., and Amemiya Y., "Logical system for single-flux quantum circuits with asynchronous collision-based fusion gates," Proceedings of the 2nd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 287-289, Sapporo, Japan (Jan. 20-21, 2009).
  221. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 300 nW, 7 ppm/°C CMOS voltage reference circuit based on subthreshold MOSFETs," Proceedings of the 14th Asia and South Pacific Design Automation Conference, pp. 95-96, Yokohama, Japan (Jan. 19-22, 2009).
  222. Kikombo A.K., Schmid A., Asai T., Leblebici Y., and Amemiya Y., "Fault-tolerant architectures for nanoelectronic circuits employing simple feed-forward neural networks without learning," Proceedings of the 15th International Conference on Neural Information Processing of the Asia-Pacific Neural Network Assembly, p. 328, Auckland, New Zealand (Nov. 25-28, 2008).
  223. Tovar G.M., Asai T., and Amemiya Y., "Noise-tolerant analog circuits for sensory segmentation based on symmetric STDP learning," Proceedings of the 15th International Conference on Neural Information Processing of the Asia-Pacific Neural Network Assembly, pp. 199-200, Auckland, New Zealand (Nov. 25-28, 2008).
  224. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 46-ppm/°C temperature and process compensated current reference with on-chip threshold voltage monitoring circuit," Proceedings of the IEEE Asian Solid-State Circuits Conference 2008, pp. 161-164, Fukuoka, Japan (Nov. 3-5, 2008).
  225. Yamada K., Asai T., and Amemiya Y., "Single-flux-quantum dual-rail logic circuits with asynchronous collision-based fusion gates," The 21st International Symposium on Superconductivity, FDP-26, Tsukuba, Japan (Oct. 27-29, 2008).
  226. Asai T., Utagawa A., and Amemiya Y., "On-chip CMOS clock generators exhibiting noise-induced synchronous oscillation," Proceedings of the 9th Japan-Korea Joint Workshop on Advanced Semiconductor Processes and Equipments, pp. 150-159, Hakodate, Japan (Oct. 9-11, 2008).
  227. Ueno K., Asai T., and Amemiya Y., "Current reference circuit for subthreshold CMOS LSIs," Extended Abstract of the 2008 International Conference on Solid State Devices and Materials, pp. 1000-1001, Ibaraki, Japan (Sep. 23-26, 2008).
  228. Yamada K., Asai T., and Amemiya Y., "Single-flux quantum circuits for digital cellular automata and analog reaction-diffusion computing," Proceedings of the 3rd International Workshop on Natural Computing, p. 85, Yokohama, Japan (Sep. 23, 2008).
  229. Ueno K., Hirose T., Asai T., and Amemiya Y., "A 0.3-µW, 7 ppm/°C CMOS voltage reference circuit for on-chip process monitoring in analog circuits," Proceedings of the 34th European Solid-State Circuits Conference, pp. 398-401, Edinburgh, U.K. (Sep. 15-19, 2008).
  230. Utagawa A., Asai T., Sahashi T., and Amemiya Y., "Stochastic resonance in retinomorphic neural networks with nonidentical photoreceptors and noisy McCulloch-Pitts neurons," Proceedings of the 2008 International Symposium on Nonlinear Theory and its Applications, pp. 124-127, Budapest, Republic of Hungary (Sep. 7-10, 2008).
  231. Kawabata K., Asai T., and Amemiya Y., "Circuit implementation of historic analog cellular automata based on Wolfram's Rule 90 and 150," Proceedings of the 16th International Workshop on Nonlinear Dynamics of Electronic Systems, pp. 30-31, Nizhny Novgorod, Russia (Jul. 20-26, 2008).
  232. Nakada K., Igarashi J., Asai T., Tateno K., Hayashi H., Ohtsubo Y., Miki T., and Yoshii K., "Stochastic synchronization and array-enhanced coherence resonance in a bio-inspired chemical sensor array," The 2008 IEEE 11th International Conference on Computational Science and Engineering, CSE-08-4, S.Paulo, Brazil (Jul. 16-18, 2008).
  233. Hirai T., Asai T., and Amemiya Y., "CMOS phase-shift oscillator using the conduction of heat," Proceedings of the 2008 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices, pp. 249-252, Sapporo, Japan (Jul. 9-11, 2008).
  234. Kikombo A.K., Asai T., and Amemiya Y., "An insect vision-based single-electron circuit performing motion detection," Proceedings of the 2008 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices, pp. 159-164, Sapporo, Japan (Jul. 9-11, 2008).
  235. Ogawa T., Hirose T., Asai T., and Amemiya Y., "Low voltage operation of master-slave flip-flops for ultra-low power subthreshold LSIs," The International Conference on Electrical Engineering 2008, O-166, Okinawa, Japan (Jul. 6-10, 2008).
  236. Yamada K., Asai T., and Amemiya Y., "Combinational logic computing for single-flux quantum circuits with asynchronous collision-based fusion gates," The 23rd International Technical Conference on Circuits/Systems, Computers and Communications, Shimonoseki, Japan (Jul. 6-9, 2008).
  237. Kikombo A.K., Asai T., and Amemiya Y., "A neuromorphic circuit for motion detection with single-electron devices based on correlation neural networks," The 2008 IEEE Silicon Nanoelectronics Workshop, #P1-31, Honolulu, U.S.A. (Jun. 15-16, 2008).
  238. Kikombo A.K., Schmid A., Asai T., Leblebici Y., and Amemiya Y., "Implementation of early vision model for edge extraction with single-slsecton devices," Proceedings of the 12th International Conference on Cognitive and Neural Systems, p. 125, Boston, U.S.A. (May 14-17, 2008).
  239. Kikombo A.K., Asai T., and Amemiya Y., "Morphic approaches toward establishing emerging image processing architectures for Beyond CMOS nano-electronic devices," The 4th International Nanotechnology Conference on Communications and Cooperation, Japan Session Poster #1, Tokyo, Japan (Apr. 14-17, 2008).
  240. Kikombo A.K., Schmid A., Asai T., Leblebici Y., and Amemiya Y., "Toward a single-electron image processor for edge detection based on the inner retina model," Proceedings of the 2008 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 267-270, Gold Coast, Australia (Mar. 6-8, 2008).
  241. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise-induced phase synchronization between nonidentical analog CMOS osscillators," Proceedings of the 2008 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 160-163, Gold Coast, Australia (Mar. 6-8, 2008).
  242. Tovar G.M., Fujita D., Asai T., Hirose T., and Amemiya Y., "Neuromorphic MOS circuits implementing a temporal coding neural model," Proceedings of the 2008 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 371-374, Gold Coast, Australia (Mar. 6-8, 2008).
  243. Kikombo A.K., Asai T., Hirose T., and Amemiya Y., "Neuromorphic nano-electronic circuits performing edge enhancement with single-electron devices," Proceedings of the 2008 International Symposium on Global COE Program of Center for Next-Generation Information Technology based on Knowledge Discovery and Knowledge Federation, pp. 137-138, Sapporo, Japan (Jan. 22-23, 2008).
  244. Kikombo A.K., Schmid A., Leblebici Y., Asai T., and Amemiya Y., "A bio-inspired image processor for edge detection with single-electron circuits," 2007 International Semiconductor Device Research Symposium, #TA3-04, Maryland, U.S.A. (Dec. 12-14, 2007).
  245. Asai T., "Reaction-di?usion computing media based on minority-carrier transport in solid-state semiconductor devices," The 7th Japan-Korea Joint Workshop on Advanced Semiconductor Processes and Equipments, Nara, Japan (Nov. 15-17, 2007).
  246. Tovar G.M., Fukuda E.S., Asai T., Hirose T., and Amemiya Y., "Analog CMOS circuits implementing neural segmentation model based on symmetric STDP learning," Proceedings of the 14th International Conference on Neural Information Processing, pp. 306-315, Kitakyushu, Japan (Nov. 13-16, 2007).
  247. Ogawa T., Hirose T., Asai T., and Amemiya Y., "Threshold-logic systems consisting of subthreshold CMOS circuits," Proceedings of the 2007 IEEJ International Analog VLSI Workshop, pp. 78-83, Limerick, Ireland (Nov. 7-9, 2007).
  248. Asai T. and Amemiya Y., "Single-flux quantum logic circuits exploiting collision-based fusion gates," Proceedings of the 20th International Symposium on Superconductivity, p. 327, Tsukuba, Japan (Nov. 5-7, 2007).
  249. Asai T., "Reaction-diffusion computers on semiconductors," Proceedings of the 8th Japan-Korea Joint Workshop on Advanced Semiconductor Processes and Equipments, pp. 200-214, Busan, Korea (Oct. 4-7, 2007).
  250. Ueno K., Hirose T., Asai T., and Amemiya Y., "CMOS voltage reference based on the threshold voltage of a MOSFET," Extended abstract of the 2007 International Conference on Solid State Devices and Materials, pp. 486-487, Ibaraki, Japan (Sep. 18-21, 2007).
  251. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise-induced synchronization among sub-RF CMOS neural oscillators for skew-free clock distribution," Proceedings of the 2007 International Symposium on Nonlinear Theory and its Applications, pp. 329-332, Vancouver, Canada (Sep. 16-19, 2007).
  252. Tovar G.M., Fukuda E.S., Asai T., Hirose T., and Amemiya Y., "Neuromorphic CMOS circuits implementing a novel neural segmentation model based on symmetric STDP learning," Proceedings of the 2007 International Joint Conference on Neural Networks, pp. 897-901, Florida, U.S.A. (Aug. 12-17, 2007).
  253. Joye N., Schmid A., Leblebici Y., Asai T., and Amemiya Y., "Fault-tolerant logic gates using neuromorphic CMOS circuits," The 3rd Conference on Ph.D. Research in Microelectronics and Electronics, DIGITAL IC-5, Bordeaux, France (Jul. 2-5, 2007).
  254. Kikombo A.K., Hirose T., Asai T., and Amemiya Y., "Multi-valued logic circuits consisting of single-electron devices," Proceedings of the 2007 Silicon Nanoelectronics Workshop, pp. 81-82, Kyoto, Japan (Jun. 10-11, 2007).
  255. Ueno K., Hirose T., Asai T., and Amemiya Y., "Floating millivolt reference for PTAT current generation in subthreshold MOS LSIs," Proceedings of the 2007 IEEE International Symposium on Circuits and Systems, pp. 3748-3751, New Orleans, U.S.A. (May 27-30, 2007).
  256. Asai T., Oya T., and Amemiya Y., "Single-electron circuits performing noise-tolerant pulse-density modulation based on neuromorphic architecture," Abstract of the Nanotech Northern Europe 2007, p. 79, Helsinki, Finland (Mar. 27-29, 2007).
  257. Ueno K., Hirose T., Asai T., and Amemiya Y., "Ultralow-power smart temperature sensor consisting of subthreshold MOS circuits," Collected Papers of the 4th International Symposium on Ubiquitous Knowledge Network Environment, p. 73, Sapporo, Japan (Mar. 5-7, 2007).
  258. Kikombo A.K., Hirose T., Asai T., and Amemiya Y., "Non-linear dynamics of coupled single-electron oscillator systems," Collected Papers of the 4th International Symposium on Ubiquitous Knowledge Network Environment, p. 72, Sapporo, Japan (Mar. 5-7, 2007).
  259. Yamada K., Asai T., Hirose T., and Amemiya Y., "Scale reduction of logic circuits for low-power digital LSIs with collision-based fusion gate ," Collected Papers of the 4th International Symposium on Ubiquitous Knowledge Network Environment, p. 71, Sapporo, Japan (Mar. 5-7, 2007).
  260. Asai T. and Amemiya Y., "Reaction-diffusion computers," Collected Papers of the 4th International Symposium on Ubiquitous Knowledge Network Environment, pp. 75-89, Sapporo, Japan (Mar. 5-7, 2007).
  261. Utagawa A., Asai T., Hirose T., and Amemiya Y., "An inhibitory neural network circuit exhibiting noise shaping with subthreshold MOS neuron circuits," Proceedings of the 2007 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 165-168, Shanghai, China (Mar. 3-6, 2007).
  262. Tovar G.M., Asai T., Hirose T., and Amemiya Y., "Critical temperature sensor based on spiking neuron models: experimental results with discrete MOS circuits," Proceedings of the 2007 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 599-602, Shanghai, China (Mar. 3-6, 2007).
  263. Fukuda E.S., Asai T., Hirose T., and Amemiya Y., "A novel segmentation model for neuromorphic CMOS circuits," Proceedings of the 2007 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 489-492, Shanghai, China (Mar. 3-6, 2007).
  264. Hirose T., Asai T., and Amemiya Y., "Power supply circuits for ultralow-power subthreshold CMOS smart sensor LSIs," Proceedings of the 2006 International Symposium on Intelligent Signal Processing and Communication Systems, pp. 558-561, Tottori, Japan (Dec. 12-15, 2006).
  265. Ueno K., Hirose T., Asai T., and Amemiya Y., "Ultralow-power smart temperature sensor with subthreshold CMOS circuits," Proceedings of the 2006 International Symposium on Intelligent Signal Processing and Communication Systems, pp. 546-549, Tottori, Japan (Dec. 12-15, 2006).
  266. Hagiwara A., Hirose T., Asai T., and Amemiya Y., "Critical temperature switch : a highly sensitive thermosensing device consisting of subthreshold MOSFET circuits," Proceedings of the 2006 International Symposium on Intelligent Signal Processing and Communication Systems, pp. 111-114, Tottori, Japan (Dec. 12-15, 2006).
  267. Hirose T., Asai T., and Amemiya Y., "Pulsed neural networks consisting of single-flux-quantum spiking neurons," Program and Abstracts of the 19th International Symposium on Superconductivity, p. 329, Nagoya, Japan (Oct. 30-Nov. 1, 2006).
  268. Oya T. and Asai T., "Collective pulse-density modulation with neuromorphic single-electron circuits," Proceedings of the 19th International Microprocesses and Nanotechnology Conference, pp. 168-169, Kamakura, Japan (Oct. 25-27, 2006).
  269. Nakada K., Asai T., and Hayashi H., "Synchronization properties of pulse-coupled resonate-and-fire neuron circuits and their application," Abstracts of the 3rd International Conference of Brain-inspired Information Technology, p. 64, Kitakyushu, Japan (Sep. 27-29, 2006).
  270. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise shaping pulse-density modulation in inhibitory neural networks with noise-sensitive subthreshold neuron circuits," Abstracts of the 3rd International Conference of Brain-inspired Information Technology, p. 42, Kitakyushu, Japan (Sep. 27-29, 2006).
  271. Tovar G.M., Hirose T., Asai T., and Amemiya Y., "Critical temperature sensor based on spiking neuron models," Proceedings of the 2006 International Symposium on Nonlinear Theory and its Applications (WIP session), pp. 84-88, Bologna, Italy (Sep. 11-14, 2006).
  272. Yamada K., Asai T., Motoike I.N., and Amemiya Y., "On digital VLSI circuits exploiting collision-based fusion gates," Proceedings of the 5th International Conference on Unconventional Computation, UC 2006, pp. 1-16, York, U.K. (Sep. 4-8, 2006).
  273. Nakada K., Asai T., and Hayashi H., "Burst synchronization in two pulse-coupled resonate-and-fire neuron circuits," IFIP Conference on Artificial Intelligence, Santiago, Chile (Aug. 21-24, 2006).
  274. Ueno K., Hirose T., Asai T., and Amemiya Y., "A watchdog sensor for assuring the quality of various perishables with subthreshold CMOS circuits," Proceedings of the 2006 Symposia on VLSI Technology and Circuits, pp. 194-195, Honolulu, U.S.A. (Jun. 13-17, 2006).
  275. Kikombo A.K., Hirose T., Asai T., and Amemiya Y., "Non-linear dynamical systems consisting of single-electron oscillators," Proceedings of the 14th International Workshop on Nonlinear Dynamics of Electronic Systems, pp. 81-84, Dijon, France (Jun. 6-9, 2006).
  276. Nakada K., Igarashi J., Asai T., and Hayashi H., "Noise effects on performance of signal detection in an analog VLSI resonate-and-fire neuron," 2006 IEEE International Symposium on Circuits and Systems, pp. 5183-5186, Island of Kos, Greece (May 21-24, 2006).
  277. Utagawa A., Asai T., Hirose T., and Amemiya Y., "A neuromorphic LSI performing noise-shaping pulse-density modulation with ultralow-power subthreshold neuron circuits," Proceedings of the 10th International Conference on Cognitive and Neural Systems, p. 53, Boston, U.S.A. (May 17-20, 2006).
  278. Tovar G.M., Hirose T., Asai T., and Amemiya Y., "Precisely-timed synchronization among spiking neural circuits on analog VLSIs," Proceedings of the 2006 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 62-65, Honolulu, U.S.A. (Mar. 3-5, 2006).
  279. Asai T. and Amemiya Y., "Collision-based reaction-diffusion computing for VLSI systems," Proceedings of the 3rd International Symposium on Ubiquitous Knowledge Network Environment, pp. 107-114, Sapporo, Japan (Feb. 28-Mar. 1, 2006).
  280. Oya T., Asai T., and Amemiya Y., "Single-electron reaction-diffusion systems and their application to analog computation," Proceedings of the 3rd International Symposium on Ubiquitous Knowledge Network Environment, p. 45, Sapporo, Japan (Feb. 28-Mar. 1, 2006).
  281. Kikombo A.K., Asai T., and Amemiya Y., "Single-electron discrete dynamical systems," Proceedings of the 3rd International Symposium on Ubiquitous Knowledge Network Environment, p. 47, Sapporo, Japan (Feb. 28-Mar. 1, 2006).
  282. Suzuki Y., Motoike I.N., and Asai T., "Spatial pattern formation on two-layer resistive sheets -- theory and LSI implementation --," Proceedings of the 3rd International Symposium on Ubiquitous Knowledge Network Environment, p. 46, Sapporo, Japan (Feb. 28-Mar. 1, 2006).
  283. Oya T., Asai T., and Amemiya Y., "Single-electron devices for reaction-diffusion computing," 2006 RCIQE International Seminar for 21st Century COE Program: "Quantum Nanoelectronics for Meme-Media-Based Information Technologies (IV), Sapporo, Japan (Feb. 9-10, 2006).
  284. Hirose T., Matsuoka T., Taniguchi K., Asai T., and Amemiya Y., "Ultralow-power temperature-insensitive current reference circuit," Technical Program and Abstracts of the 4th IEEE Conference on Sensors, p. 186, California, U.S.A. (Oct. 31-Nov. 3, 2005).
  285. Ueno K., Hirose T., Asai T., and Amemiya Y., "A CMOS watch-dog sensor for guaranteeing the quality of perishables," Technical Program and Abstracts of the 4th IEEE Conference on Sensors, p. 186, California, U.S.A. (Oct. 31-Nov. 3, 2005).
  286. Hirose T., Asai T., and Amemiya Y., "Spiking neuron devices consisting of single-flux-quantum circuits," Program and Abstracts of the 18th International Symposium on Superconductivity, p. 327, Tsukuba, Japan (Oct. 24-26, 2005).
  287. Nakada K., Asai T., and Hayashi H., "A silicon resonate-and-fire neuron based on the Volterra system," Proceedings of the 2005 International Symposium on Nonlinear Theory and its Applications, pp. 82-85, Bruges, Belgium (Oct. 18-21, 2005).
  288. Kagaya R., Oya T., Asai T., and Amemiya Y., "Stochastic resonance in an ensemble of single-electron neuromorphic devices and its application to competitive neural networks," Proceedings of the 2005 International Symposium on Nonlinear Theory and its Applications, pp. 329-332, Bruges, Belgium (Oct. 18-21, 2005).
  289. Hirose T., Ueno K., Asai T., and Amemiya Y., "Single-flux-quantum circuits for spiking neuron devices," Proceedings of the 2nd International Conference of Brain-inspired Information Technology, p. 67, Kita-kyushu, Japan (Oct. 7-9, 2005).
  290. Oya T., Asai T., Kagaya R., Kasai S., and Amemiya Y., "Stochastic resonance among single-electron neurons on Schottky wrap-gate devices," Proceedings of the 2nd International Conference of Brain-inspired Information Technology, p. 78, Kita-kyushu, Japan (Oct. 7-9, 2005).
  291. Kikombo A.K., Oya T., Asai T., and Amemiya Y., "Discrete dynamical systems consisting of single-electron circuits," Proceedings of the 13th International IEEE Workshop on Nonlinear Dynamics of Electronic Systems, S13, Potsdam, Germany (Sep. 18-22, 2005).
  292. Oya T., Motoike I.N., and Asai T., "Single-electron circuits performing dendritic pattern formation with nature-inspired cellular automata," Proceedings of the 13th International IEEE Workshop on Nonlinear Dynamics of Electronic Systems, Potsdam, Germany (Sep. 18-22, 2005).
  293. Oya T., Asai T., and Amemiya Y., "A single-electron reaction-diffusion device for computation of a Voronoi diagram," Proceedings of the VIIIth European Conference on Artificial Life, pp. 23-34, Kent, U.K. (Sep. 5-9, 2005).
  294. Suzuki Y., Takayama T., Motoike I.N., and Asai T., "Striped and spotted pattern generation on reaction-diffusion cellular automata -- theory and LSI implementation --," Proceedings of the VIIIth European Conference on Artificial Life, pp. 47-58, Kent, U.K. (Sep. 5-9, 2005).
  295. Nakada K., Asai T., Hirose T., and Amemiya Y., "Analog current-mode implementation of central pattern generator for robot locomotion," Proceedings of the International Joint Conference on Neural Networks 2005, pp. 639-644, Montreal, Canada (Jul. 31-Aug. 4, 2005).
  296. Oya T., Asai T., Kagaya R., and Amemiya Y., "Noise performance of single-electron depressing synapses for neuronal synchrony detection," Proceedings of the International Joint Conference on Neural Networks 2005, pp. 2849-2854, Montreal, Canada (Jul. 31-Aug. 4, 2005).
  297. Kamiya T., Motoike I.N., and Asai T., "Spatial pattern formation of diffusive Lotka-Volterra system on analog integrated circuits," Proceedings of the XXV Dynamics Days Europe, pp. 60-61, Berlin, Germany (Jul. 25-28, 2005).
  298. Oya T., Asai T., and Amemiya Y., "A single-electron device for computational geometry -- constructing the Voronoi diagram by means of single-electron circuits," Proceedings of the 2005 Silicon Nanoelectronics Workshop, pp. 128-129, Kyoto, Japan (Jun. 12-13, 2005).
  299. Oya T., Schmid A., Asai T., Leblebici Y., and Amemiya Y., "Single-electron circuit for inhibitory spiking neural network with fault-tolerant architecture," Proceedings of the IEEE International Symposium on Circuits and Systems, pp. 2535-2538, Kobe, Japan (May 23-26, 2005).
  300. Nakada K., Asai T., Hirose T., and Amemiya Y., "Analog CMOS implementation of a neuromorphic oscillator with current-mode low-pass filters," Proceedings of the IEEE International Symposium on Circuits and Systems, pp. 1923-1926, Kobe, Japan (May 23-26, 2005).
  301. Joye N., Schmid A., Asai T., and Leblebici Y., "Fault-tolerant logic family with neuromorphic CMOS circuits," Proceedings of the 9th International Conference on Cognitive and Neural Systems, II-#29, Boston, U.S.A. (May 18-21, 2005).
  302. Kagaya R., Oya T., Asai T., and Amemiya Y., "Stochastic resonance in an emsemble of single-electron neuromorphic devices," Proceedings of the 9th International Conference on Cognitive and Neural Systems, II-#28, Boston, U.S.A. (May 18-21, 2005).
  303. Oya T., Asai T., Kagaya R., and Amemiya Y., "Single-electron synaptic depression," Proceedings of the 9th International Conference on Cognitive and Neural Systems, II-#27, Boston, U.S.A. (May 18-21, 2005).
  304. Nakada K., Asai T., and Amemiya Y., "Towards development of sensor agents: applications of analog CPG chip," The 2nd International Symposium on Ubiquitous Knowledge Network Environment, Sapporo, Japan (Mar. 16-18, 2005).
  305. Asai T., Motoike I.N., and Amemiya Y., "An analog-digital hybrid reaction-diffusion chip for stripe and spot image restoration," The 2nd International Symposium on Ubiquitous Knowledge Network Environment, Sapporo, Japan (Mar. 16-18, 2005).
  306. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "Depressing properties of a hardware synapse on a single-layer nanodot array," Proceedings of the 2005 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 159-162, Hawaii, U.S.A. (Mar. 4-6, 2005).
  307. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "Application of the competitive neural-network architecture to single-electron circuit systems," Proceedings of the 2005 RCIQE International Seminar for 21st Century COE Program: Quantum Nanoelectronics for Meme-Media-Based Information Technologies (III), pp. 148-149, Sapporo, Japan (Feb. 8-10, 2005).
  308. Nakada K., Asai T., and Amemiya Y., "Analog current-mode implementation of neuromorphic oscillator for robot locomotion," Proceedings of the 2005 RCIQE International Seminar for 21st Century COE Program: Quantum Nanoelectronics for Meme-Media-Based Information Technologies (III), pp. 150-151, Sapporo, Japan (Feb. 8-10, 2005).
  309. Nakada K., Asai T., and Amemiya Y., "Analog CMOS implementation of a bursting oscillator with depressing synapse," Proceedings of the International Conference on Intelligent Sensors, Sensor Networks and Information Processing, pp. 503-506, Melbourne, Australia (Dec. 14-17, 2004).
  310. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "Neuromorphic single-electron circuit and its application to temporal-domain neural competition," Proceedings of the 2004 International Symposium on Nonlinear Theory and its Application, pp. 235-239, Fukuoka, Japan (Nov. 29-Dec. 3, 2004).
  311. Takahashi M., Oya T., Hirose T., Asai T., and Amemiya Y., "A CMOS reaction-diffusion device using minority-carrier diffusion in seminonductors," Proceedings of the 2004 International Symposium on Nonlinear Theory and its Application, pp. 601-605, Fukuoka, Japan (Nov. 29-Dec. 3, 2004).
  312. Nakada K., Asai T., Hirose T., and Amemiya Y., "Digital VLSI implementation of ultra-discrete Burgers cellular automata for simulating traffic flow," Proceedings of the IEEE International Symposium on Communications and Information Technologies 2004, pp. 394-397, Sapporo, Japan (Oct. 26-29, 2004).
  313. Oya T., Asai T., Kagaya R., Hirose T., and Amemiya Y., "A competitive neural network with neuromorphic single-electron circuits," Proceedings of the 5th International Conference on Biological Physics, B09-342, Gothenburg, Sweden (Aug. 23-27, 2004).
  314. Ikebe M., Asai T., Hirose T., and Amemiya Y., "A quadrilateral-object composer for binary images with reaction-diffusion cellular automata," Proceedings of the 2004 IEEE Asia-Pacific Conference on Advanced System Integrated Circuits, pp. 406-409, Fukuoka, Japan (Aug. 4-6, 2004).
  315. Asai T., Kanazawa Y., Hirose T., and Amemiya Y., "A MOS circuit for depressing synapse and its application to contrast-invariant pattern classification and synchrony detection," Proceedings of the 2004 International Joint Conference on Neural Networks , W107, Budapest, Hungary (Jul. 25-29, 2004).
  316. Oya T., Asai T., and Amemiya Y., "Discrete dynamical behavior of a coupled SET oscillator," Satellite Session on Quantum Nano Electronics for Meme-Media-Based Information Technologies; the 7th Hokkaido University - Seoul National University Joint Symposium, Sapporo, Japan (Jul. 8-9, 2004).
  317. Oya T., Asai T., and Amemiya Y., "A single-electron device for an analog computation," Proceedings of the 2004 Silicon Nanoelectronics Workshop, pp. 123-124, Honolulu, U.S.A. (Jun. 13-14, 2004).
  318. Nakada K., Asai T., and Amemiya Y., "An analog CMOS circuit implementing a CNN-based locomotion controller for quadruped walking robots," Proceedings of the 2004 IEEE International Symposium on Circuits and Systems , vol. 3, pp. 1-4, Vancouver, Canada (May 23-26, 2004).
  319. Asai T., Kanazawa Y., Ikebe M., and Amemiya Y., "A MOS circuit for the Lotka-Volterra chaotic oscillator," Proceedings of the 12th International IEEE Workshop on Nonlinear Dynamics of Electronic Systems, pp. 71-74, Evora, Portugal (May 9-13, 2004).
  320. Kagaya R., Ikebe M., Asai T., and Amemiya Y., "On-chip fixed-pattern-noise canceling with non-destructive intermediate readout circuitry for CMOS active-pixel sensors," 4th WSEAS International Conference on Instrumentation, Measurement, Control, Circuits and Systems, Miami, U.S.A. (Apr. 21-23, 2004).
  321. Asai T., Kanazawa Y., Ikebe M., and Amemiya Y., "A Neuromorphic CMOS Family and its Application," International Symposium on Bio-Inspired Systems, P8-5, Kitakyushu, Japan (Mar. 7-9, 2004).
  322. Oya T., Asai T., and Amemiya Y., "Single-electron device for nonlinear analog computation ," 2004 RCIQE International Seminar for 21st Century COE Program: Quantum Nanoelectronics for Meme-Media-Based Information Technologies (II), Sapporo, Japan (Feb. 9-11, 2004).
  323. Nakada K., Asai T., and Amemiya Y., "An experimental chip for bio-inspired locomotion controller based on the Wilson-Cowan neural oscillator ," 2004 RCIQE International Seminar for 21st Century COE Program: Quantum Nanoelectronics for Meme-Media-Based Information Technologies (II), Sapporo, Japan (Feb. 9-11, 2004).
  324. Nakada K., Asai T., and Amemiya Y., "A novel analog cellular neural network for biologically-inspired walking robot," The 46th IEEE Midwest Symposium on Circuits and Systems , 576N, Cairo, Egypt (Dec. 27-30, 2003).
  325. Oya T., Kanazawa Y., Takahasi Y., Asai T., and Amemiya Y., "Single-electron device imitating reaction-diffusion systems," 6th International Conference on New Phenomena in Mesoscopic Systems and 4th International Conference on Surfaces and Interfaces in Mesoscopic Devices, P2.27, Hawaii, U.S.A. (Nov. 30-Dec. 5, 2003).
  326. Takahasi Y., Oya T., Asai T., and Amemiya Y., "Single-electron circuit as a discrete dynamical system," 6th International Conference on New Phenomena in Mesoscopic Systems and 4th International Conference on Surfaces and Interfaces in Mesoscopic Devices, P2.29, Hawaii, U.S.A. (Nov. 30-Dec. 5, 2003).
  327. Nakada K., Asai T., and Amemiya Y., "An analog CMOS circuit for locomotion control in quadruped walking robot," The 1st International Workshop on Ubiquitous Knowledge Network Environment, Sapporo, Japan (Nov. 25-27, 2003).
  328. Asai T. and Amemiya Y., "Nature-inspired analog computing on silicon," The 1st International Workshop on Ubiquitous Knowledge Network Environment, Sapporo, Japan (Nov. 25-27, 2003).
  329. Kanazawa Y., Asai T., and Amemiya Y., "A hardware depressing synapse and its application to contrast-invariant pattern recognition," The Society of Instrument and Control Engineers (SICE) Annual Conference 2003, TAI-11-2, Fukui, Japan (Aug. 4-6, 2003).
  330. Nakada K., Asai T., and Amemiya Y., "An analog neural oscillator circuit for locomotion control in quadruped walking robot," Proceedings of the 2003 International Joint Conference on Neural Networks , vol. 2, pp. 983-988, Oregon, U.S.A. (Jul. 20-24, 2003).
  331. Oya T., Ueno T., Asai T., and Amemiya Y., "Reaction-diffusion systems using single-electron oscillators," Abstract of the 2003 Silicon Nanoelectronics Workshop, pp. 82-83, Kyoto, Japan (Jun. 8-9, 2003).
  332. Takahasi Y., Oya T., Asai T., and Amemiya Y., "A single-electron oscillator with a multiple tunneling junction," Abstract of the 2003 Silicon Nanoelectronics Workshop, pp. 98-99, Kyoto, Japan (Jun. 8-9, 2003).
  333. Kanazawa Y., Asai T., and Amemiya Y., "An analog CMOS circuit emulating the Belousov-Zhabotinsky reaction," Proceedings of the 11th International IEEE Workshop on Nonlinear Dynamics of Electronic Systems, pp. 117-120, Scuol, Switzerland (May 18-21, 2003).
  334. Nakada K., Asai T., and Amemiya Y., "An analog CMOS circuit implementing CPG controller for quadruped walking robot," Proceedings of the 2nd International Symposium on Adaptive Motion of Animals and Machines , WeP-II-2, Kyoto, Japan (Mar. 4-8, 2003).
  335. Daikoku T., Asai T., and Amemiya Y., "An analog CMOS circuit implementing Turing's reaction-diffusion model," Proceedings of the 2002 International Symposium on Nonlinear Theory and its Applications, pp. 809-812, Xi'an, People's Republic of China (Oct. 7-11, 2002).
  336. Kanazawa Y., Yamada T., Asai T., and Amemiya Y., "Wireless synaptic / neuro devices based on interactions of local electric-fields and CDMA communication technology," 2002 IEEE International Conference on Systems, Man and Cybernetics, WA1P3, Hammamet, Tunisia (Oct. 6-9, 2002).
  337. Yamada T., Honma Y., Asai T., and Amemiya Y., "Reaction-diffusion chip implementing analog cellular-automaton model," Extended Abstracts of the 2002 International Conference on Solid State Devices and Materials, pp. 368-369, Nagoya, Japan (Sep. 17-20, 2002).
  338. Oya T., Asai T., Fukui T., and Amemiya Y., "A majority-logic device using a single-electron box," Proceedings of the 2002 Silicon Nanoelectronics Workshop, pp. 79-80, Honolulu, U.S.A. (Jun. 9-10, 2002).
  339. Yamada T., Asai T., and Amemiya Y., "An excitable membrane device using minority carrier transport in semiconductors," Proceedings of the 6th International Conference on Cognitive and Neural Systems, II-#37, Boston, U.S.A. (May 29-Jun. 1, 2002).
  340. Asai T. and Amemiya Y., "Frequency- and temporal-domain neural competition in analog integrate-and-fire neurochips," Proceedings of the 2002 International Joint Conference on Neural Networks, pp. 1337-1341, Honolulu, U.S.A. (May 12-17, 2002).
  341. Asai T., Nishimiya Y., and Amemiya Y., "A novel reaction-diffusion system based on minority-carrier transport in solid-state CMOS devices," Proceedings of the International Semiconductor Device Research Symposium, pp. 141-144, Washington DC, U.S.A. (Dec. 5-7, 2001).
  342. Nishimiya Y., Sunayama T., Asai T., and Amemiya Y., "Reaction-diffusion chip based on cellular-automaton processing," Proceedings of the International Symposium on Nonlinear Theory and its Applications, vol. 2, pp. 593-596, Miyagi, Japan (Oct. 28-Nov. 1, 2001).
  343. Nishimiya Y., Asai T., and Amemiya Y., "Reaction-diffusion devices using minority-carrier transport in semiconductors," Extended Abstract of the 2001 International Conference on Solid State Devices and Materials, pp. 404-405, Tokyo, Japan (Sep. 25-28, 2001).
  344. Asai T., Kato H., and Amemiya Y., "Analog CMOS implementation of diffusive Lotka-Volterra neural networks," INNS-IEEE International Joint Conference on Neural Networks, P-90, Washington DC, U.S.A. (Jul. 15-19, 2001).
  345. Kato H., Asai T., and Amemiya Y., "Reaction-diffusion neuro chips: analog CMOS implementation of locally coupled Wilson-Cowan oscillators," Proceedings of the 5th International Conference on Cognitive and Neural Systems, II-#41, Boston, U.S.A. (May 30-Jun. 2, 2001).
  346. Koutani M., Asai T., and Amemiya Y., "Analog-digital CMOS circuits for motion detection with direction-selective neural networks," Proceedings of the 7th International Conference on Neural Information Processing, vol. 1, pp. 624-629, Taejon, Korea (Nov. 14-18, 2000).
  347. Sunayama T., Asai T., Amemiya Y., and Ikebe M., "A νMOS vision chip based on the cellular-automaton processing," Extended Abstracts of the 2000 International Conference on Solid State Devices and Materials, pp. 364-365, Sendai, Japan (Aug. 30-31, 2000).
  348. Asai T., Koutani M., and Amemiya Y., "An analog-digital hybrid CMOS circuit for two-dimensional motion detection with correlation neural networks," Proccedings of the IEEE-INNS-ENNS International Joint Conference on Neural Networks, vol. 3, pp. 494-499, Como, Italy (Jul. 24-27, 2000).
  349. Asai T. and Amemiya Y., "An analog-digital hybrid LSI for Hough transformation," Proceedings of the 4th International Conference on Cognitive and Neural Systems, I-#32, Boston, U.S.A. (May 24-27, 2000).
  350. Asai T., Amemiya Y., and Koshiba M., "A photonic-crystal logic circuit based on the binary decision diagram," International Workshop on Photonic and Electromagnetic Crystal Structures, T4-14, Sendai, Japan (Mar. 8-10, 2000).
  351. Kasaya M., Yasuda H., and Mori H., "HREM and optical absorption spectroscopy analysis of AlSb clusters formed by spontaneous alloying of antimony atoms into indium-cored alclusters," 14th International Congress on Electron Microscopy, Cancun, Mexco (Aug. 31-Sep. 4, 1998).

受賞

  1. 新井 文也, "ニューラルネットワークの共通基底に基づくマルチタスク協調学習の検討," 電子情報通信学会複雑コミュニケーションサイエンス研究会 - 2023年度奨励賞, Jun. 8, 2024.
  2. 萩原 成基, 令和5年度北海道大学大学院情報科学院 - 学院長賞(博士), 2024年3月23日.
  3. 阿部 佑紀, 令和5年度北海道大学大学院情報科学院 - 学院長賞(修士), 2024年3月23日.
  4. 堀 篤史, 北海道大学工学部 - 2023年度工学部長賞(学士), 2024年3月25日.
  5. Tatsumi S., "Physical reservoirs replication using a small-scale digital calibration reservoir," The 5th International Symposium on Neuromorphic AI Hardware - Student Presentationr Award, Mar. 2, 2024.
  6. Kunimi T., "A novel dynamic predictive coding network with augmented direct feedback alignment towards its physical implementation," The 5th International Symposium on Neuromorphic AI Hardware - Student Presentationr Award, Mar. 2, 2024.
  7. 村松 聖倭, 令和5年度 電子情報通信学会北海道支部 - 学生奨励賞, 2024年2月26日.
  8. Abe Y., Nishida K., Ando K., and Asai T., "Sparsity-centric reservoir computing architecture," The 10th Anniversary Korea-Japan Joint Workshop on Complex Communication Sciences - Best Student Paper Award, Jan. 30, 2024.
  9. Minagawa K., Saito T., Kojima S., Ando K., and Asai T., "Examination of data preprocessing for detection of out-of-distribution image data using Bayesian neural network," The 10th Anniversary Korea-Japan Joint Workshop on Complex Communication Sciences - Best Student Paper Award, Jan. 30, 2024.
  10. 齋藤 大成, "ベイジアンニューラルネットワークのベルヌーイ近似を適用したハードウェア軽量化手法," 電子情報通信学会リコンフィギャラブルシステム研究会 - RECONF講演賞若手部門, 2024年1月29日.
  11. Kan S., "Dopant-atom network processing unit serves as convolution kernels," インマテリアルコンピューティング若手研究会 - 優秀ポスター賞, Nov. 14, 2023.
  12. Kan S., 令和5年度北海道大学大学院情報科学院 - 学院長賞(博士), 2023年9月25日.
  13. Hagiwara N., Asai T., Ando K., and Akai-Kasaya M., "Growth of 3D conductive polymer fiber networks towards neuromorphic wetware," The 3rd Workshop on Neuromorphic Organic Devices and Systems - Poster-Award for the 3rd place, Sep. 20, 2023.
  14. Kan S., 2022 Chinese Government Award for Outstanding Self-financed Students Abroad - China Scholarship Council, Jul. 4, 2023.
  15. 阿部 佑紀, "レザバーコンピューティングにおけるメモリ削減手法の提案とハードウェア志向な多項式による高次記憶の拡張," 電子情報通信学会NOLTAソサイエティ - 2023年奨励賞, Jun. 10, 2023.
  16. 小島 聖奈, "リザーバコンピューティングによる機械の力学系の獲得," 電子情報通信学会複雑コミュニケーションサイエンス研究会 - 2022年度若手研究奨励賞, Jun. 10, 2023.
  17. 金子 竜也, 令和4年度北海道大学大学院情報科学院 - 学院長賞(博士), 2023年3月23日.
  18. 吉田 広世, 令和4年度北海道大学大学院情報科学院 - 学院長賞(修士), 2023年3月23日.
  19. 文 清一, 令和4年度 電子情報通信学会北海道支部 - 学生奨励賞, 2023年3月14日.
  20. 萩原 成基, "立体配線型メモリ素子を用いた高実装効率なエッジ向け深層学習アクセラレータの検討," 第35回回路とシステムワークショップ - 奨励賞, 2023年2月14日.
  21. Saito T., Ando K., Akai-Kasaya M., and Asai T., "A study on Bernoulli approximation for compression of Bayesian neural networks," The 9th Japan-Korea Joint Workshop on Complex Communication Sciences - Best Paper Award, Jan. 5, 2023
  22. Hagiwara N., "3D conductive polymer wiring synapses for neuromorphic wetware," The 4th International Symposium of Neuromorphic AI Hardware - Student Presentation Award, Dec. 14, 2022.
  23. 山岸 善治, 令和3年度北海道大学大学院情報科学院 - 学院長賞(修士), 2022年3月24日.
  24. 齋藤 大成, 北海道大学工学部 - 2021年度工学部長賞(学士), 2022年3月24日.
  25. 山岸 善治, 令和3年度 電子情報通信学会北海道支部 - 学生奨励賞, 2022年3月11日.
  26. 雨宮 佳希, "再構成可能な分子シナプス素子の簡易モデル," 第34回回路とシステムワークショップ - 奨励賞, 2022年3月11日.
  27. Yoshida K., "A 1-Msps 500-nodes FORCE learning accelerator for reservoir computing," The Research Institute of Signal Processing - NSCP'22 Student Paper Award, Mar. 1, 2022.
  28. 山岸 善治, 文 清一, "SF-アシスト," Vieureka Camera App Challenge 2021(アイデア部門)- ユニーク賞, Dec. 10, 2021.
  29. 吉田 広世, "時分割入出力が可能なリング型リザーバのFPGAアーキテクチャの構築とその評価," 電子情報通信学会NOLTAソサイエティ - 2021年奨励賞, Jun. 12, 2021.
  30. 五十嵐 健人, "リザーバ機能発現を目指した大規模非線形ネットワークシミュレータの構築," 電子情報通信学会複雑コミュニケーションサイエンス研究会 - 2020年度若手研究奨励賞, Jun. 12, 2021.
  31. Kubota H.., "Reservoir computing on atomic switch arrays with high precision and excellent memory characteristics," The Research Institute of Signal Processing - NSCP'21 Student Paper Award, Mar. 3, 2021.
  32. 池田 泰我, "効率的なDNN計算のための無効ニューロン予測手法の評価," 情報処理学会システム・アーキテクチャ研究会 - HotSPA 2019 若手優秀講演賞, 2020年10月19日.
  33. 平山 侑樹, 浅井 哲也, 本村 真人, 高前田 伸也, "決定論的変分推論に基づくベイジアンCNNの検討," 人工知能学会 - 2019年度研究会優秀賞, 2020年6月22日.
  34. 金子 竜也, "エッジAIに向けた三値バックプロパゲーション法とそのFPGA実装," 電子情報通信学会 非線形問題研究会 - 2019年度非線形問題研究会発表奨励賞, 2020年5月15日.
  35. 植吉 晃大, 北海道大学大学院情報科学研究院 - 2019年度研究院長賞(博士), 2020年3月25日.
  36. 金子 竜也, 北海道大学大学院情報科学研究院 - 2019年度研究院長賞(修士), 2020年3月25日.
  37. 大羽 由華, "二値化ニューラルネットワークのハードウェア指向精度向上手法の検討," 電子情報通信学会コンピュータシステム研究会 - 優秀若手発表賞, 2020年1月23日.
  38. 植吉 晃大, "無効ニューロン予測によるDNN計算効率化手法," 電子情報通信学会リコンフィギャラブルシステム研究会 - 優秀講演賞, 2020年1月23日.
  39. Kan S., "Novel architecture design of echo state network and performance analysis of information processing," 第10回分子アーキテクトニクス研究会 - 若手優秀講演賞, 2019年11月8日.
  40. Kaneko T., Yamagishi Y., Asai T., and Momose H., "Reconfigurable AI shield for embedded microcontrollers," Maker Faire Roma 2019 - MAKER OF MERIT 2019, Oct. 20, 2019.
  41. 百瀬 啓, 浅井 哲也, "組み込みマイコン用のAIアクセラレータ:FPGA2I(FPGA AI)シールド," NoMaps NEDO Dream Pitch 2019(NEDO・ 経済産業省北海道経済産業局) - NoMaps賞, 2019年10月16日.
  42. 池田泰我, "効率的なDNN計算のための無効ニューロン予測手法の評価," 情報処理学会システム・アーキテクチャ研究会 - 若手奨励賞, 2019年7月25日.
  43. 廣瀨 一俊, 北海道大学大学院情報科学研究科 - 2018年度研究科長賞(修士), 2019年3月25日.
  44. 平山 侑樹, 北海道大学工学部 - 2018年度工学部長賞(学士), 2019年3月25日.
  45. 植吉 晃大, "深層学習を加速する汎用計算アーキテクチャに関する研究," 第9回(平成30年度)日本学術振興会 育志賞, 2019年3月8日.
  46. Kaneko T., "Hardware-oriented algorithm and architecture for generative adversarial networks," The Research Institute of Signal Processing - NSCP'19 Student Paper Award, Mar. 7, 2019.
  47. 高前田 伸也, "ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発," 電子情報通信学会リコンフィギャラブルシステム研究会 - 優秀講演賞, 2019年1月30日.
  48. 山本 佳生, "高次数イジングネットワークの時分割処理方式の検討," 情報処理学会 - コンピュータサイエンス領域奨励賞, 2019年1月30日.
  49. Rim S., Suzuki S., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "Approach to reservoir computing with Schmitt trigger oscillator-based analog neural circuits," JKCCS 2019 - Best Paper Award, Jan. 8, 2019.
  50. Ando K., Ueyoshi K., Oba Y., Hirose K., Uematsu R., Kudo T., Ikebe M., Asai T., Takamaeda S., and Motomura M., "Dither NN: An Accurate Neural Network with Dithering for Low Bit-Precision Hardware," FPT'18 - Best Paper Award, Dec. 13, 2018.
  51. Ueyoshi K., "QUEST: A 7.49-TOPS Multi-Purpose Log-Quantized DNN Inference Engine Stacked on 96MB 3D SRAM using Inductive-Coupling Technology in 40nm CMOS," IEEE SSCS - Predoctoral Achievement Award, Dec. 1, 2018.
  52. 安藤 洸太, "ディザ拡散を用いた組み込み向け二値化ニューラルネットワークの高精度化手法の検討," LSIとシステムのワークショップ2018 - ICDポスター賞(学生部門)最優秀賞, 2018年5月15日.
  53. 島田 武, Ambalathankandy P., 高前田 伸也, 本村 真人, 浅井 哲也, 池辺 将之, 吉田 嵩志, "FPGA実装に向けた大局・局所適応型輝度補正技術によるFull-HD60FPS動作実証," IEEE SSCS Japan Chapter Academic Research Award, 2018年5月15日.
  54. Uematsu R., "Exploring CNN accelerator design space on a dynamically reconfigurable hardware platform," IEEE CEDA All Japan Joint Chapter - SASIMI Young Researcher Award, Mar. 26, 2018.
  55. 安藤 洸太, 平成29年度北海道大学大学院情報科学研究科 - 研究科長賞(修士), 2018年3月22日.
  56. Ueyoshi K., Ando K., Hirose K., Takamaeda-Yamazaki S., Kadomoto J., Miyata T., Hamada M., Kuroda T., and Motomura M., "QUEST: A 7.49-TOPS Multi-Purpose Log-Quantized DNN Inference Engine Stacked on 96MB 3D SRAM using Inductive-Coupling Technology in 40nm CMOS," ISSCC 2018 Silkroad Award, Feb. 11, 2018.
  57. 山本 佳生, "高次数イジングネットワークの時分割処理方式の検討," 情報処理学会システム・アーキテクチャ研究会 - 若手奨励賞, 2017年11月7日.
  58. 安藤 洸太, "二値化ニューラルネットワークアクセラレータのアーキテクチャ検討," 電子情報通信学会リコンフィギャラブルシステム研究会 - 優秀講演賞, 2017年9月25日.
  59. 廣瀨 一俊, "対数量子化による深層ニューラルネットワークのメモリ量削減," 電子情報通信学会コンピュータシステム研究会 - 研究会優秀若手講演賞, 2017年7月27日.
  60. 廣瀨 一俊, "対数量子化による深層ニューラルネットワークのメモリ量削減," 情報処理学会システム・アーキテクチャ研究会 - 若手奨励賞, 2017年7月27日.
  61. 植吉 晃大, 平成28年度北海道大学大学院情報科学研究科 - 研究科長賞(修士), 2017年3月23日.
  62. 草野 穂高, "アンチエイリアシングによるUHDTV向け単一画像超解像のFPGA実装," 2017年電子情報通信学会総合大会 - 学生奨励賞, Mar. 22, 2017.
  63. Tsuji T., "6-DoF camera-position and posture estimation based on local patches of image sequence," The Research Institute of Signal Processing - NSCP'17 Student Paper Award, Mar. 3, 2017.
  64. 安藤 洸太, "深層畳込みニューラルネットワークに向けたデータ流再構成型演算器アレイアーキテクチャ," 電子情報通信学会リコンフィギャラブルシステム研究会 - 優秀講演賞, 2016年9月5日.
  65. 安藤 洸太, 北海道大学工学部情報エレクトロニクス学科 - 平成27年度William Wheeler Prize, 2016年3月24日.
  66. 草野 穂高, 池辺 将之, 浅井 哲也, 本村 真人, "アンチエイリアジングを用いた4K/8K対応の低メモリ・高速単一画像超解像," STARCフォーラム2015 - 優秀ポスター賞, Nov. 27, 2015.
  67. Gonzalez-Carabarin L., Asai T., and Motomura M., "Impact of noise on spike transmission through serially-connected electrical FitzHugh-Nagumo circuits with subthreshold and suprathreshold interconductances," The Research Institute of Signal Processing Japan (Journal of Signal Processing) - Best Paper Award, Mar. 25, 2015.
  68. Kim D., Fukuda E.S., Sadahisa T., Asai T., and Motomura M., "Hardware architecture for accelerating key-value retrieval implemented on FPGA," The 3rd Japan-Korea Joint Workshop on Complex Communication Sciences - Best Student Paper Award, Oct. 28, 2014.
  69. 福田 駿 エリック, "二重キャッシングによるMemcached高速化の提案," 2013年度電子情報通信学会コンピュータシステム研究会 - 優秀若手講演賞, 2014年6月9日.
  70. 石村 憲意, "統計的解析法に耐性のあるステガノグラフィアルゴリズムとそのFPGA実装," LSIとシステムのワークショップ2014 - ICDポスター賞(学生部門)優秀賞, May 28, 2014.
  71. Mori M., "FPGA-based design for motion-vector estimation exploiting high-speed imaging and its application to machine learning," The Research Institute of Signal Processing - NSCP'14 Student Paper Award, Mar. 3, 2014.
  72. Gonzalez-Carabarin L., Asai T., and Motomura M., "Asynchronous digital circuit design using noise-driven stochastic gates," 2013 International Symposium on Nonlinear Theory and its Applications - Best Student Paper Award, Oct. 23, 2013.
  73. 大平 貴徳, 真田 祐樹, 築田 聡史, 五十嵐 正樹, 池辺 将之, 浅井 哲也, 本村 真人, "省メモリ指向一枚超解像アーキテクチャとそのFPGA実装," LSIとシステムのワークショップ2013 - ICD優秀ポスター賞, May 15, 2013.
  74. Sanada Y., "FPGA implementation of single-image super resolution based on frame-bufferless box filtering," The Research Institute of Signal Processing - NSCP'13 Student Paper Award, Mar. 7, 2013.
  75. Gong X., "Excitable reaction-diffusion media with memristors," The Research Institute of Signal Processing - NSCP'12 Student Paper Award, Mar. 6, 2012.
  76. Matsuura M., "Noise-induced phase synchronization in digital counters," The Research Institute of Signal Processing - NSCP'12 Student Paper Award, Mar. 6, 2012.
  77. 赤穂 伸雄, "バイポーラ型抵抗変化メモリ素子を用いたSTDPシナプスデバイス," IEEE CIS Japan - 2010年度Young Researcher Award(IEICE NC研究会), Mar. 2011.
  78. 上野 憲一, 浅井 哲也, 雨宮 好仁, 廣瀬 哲也, "極低消費電力LSIのためのCMOS参照電流源回路," 電気学会 - 優秀論文発表A賞(IEEJ Excellent Presentation Award), Sep. 2010.
  79. 山本 和輝, "サブスレッショルドCMOS LSIのためのナノワットDA変換器," 電子情報通信学会集積回路研究会 - 12月度学生・若手研究会 優秀若手研究ポスター賞, Mar. 2010.
  80. Ueno K., Asai T., and Amemiya Y., "A 0.02-to-2-MHz tunable clock reference circuit for intermittent pulse generators," 2009 IEEJ International Analog VLSI Workshop - Best Paper Award, Nov. 2009.
  81. 上野 憲一, "サブスレッショルドCMOS回路を用いたPTATクロックパルス発生器," 電子情報通信学会エレクトロニクスソサイエティ - 学生奨励賞, Sep. 2009.
  82. 上野 憲一, "LSI設計を通した研究の進め方 〜雨宮研究室の設計事例を通して〜," VDECデザイナーフォーラム2009 - IEEE SSCS Japan Chapter Young Researcher Award, Jun. 2009.
  83. 赤穂 伸雄, 電子情報通信学会 - 北海道支部長賞(学生部門), 2009年3月.
  84. Sahashi T., "Theoretical analysis of collective stochastic resonance with population heterogeneity," The Research Institute of Signal Processing - NSCP'09 Student Paper Award, Mar. 2009.
  85. Fujita D., "A CMOS frequency comparator based on jamming avoidance response of Eigenmannia," The Research Institute of Signal Processing - NSCP'09 Student Paper Award, Mar. 2009.
  86. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "CMOS アナログ集積回路のしきい値電圧バラツキ補正のための参照電圧源回路," 第10回LSI IPデザイン・アワード - 研究助成賞, 2008年4月.
  87. 宇田川 玲, 電子情報通信学会 - 北海道支部長賞(大学院部門), 2008年3月.
  88. 次田 祐輔, 電子情報通信学会 - 北海道支部長賞(学生部門), 2008年3月.
  89. 上野 憲一, "ゼロから始めたLSI設計〜雨宮研究室の設計事例を通して〜," VDECデザイナーフォーラム2007 - IEEE SSCS Japan Chapter Young Researcher Award, Sep. 2007.
  90. Utagawa A., Asai T., Hirose T., and Amemiya Y., "An inhibitory neural network circuit exhibiting noise shaping with subthreshold MOS neuron circuits," The Research Institute of Signal Processing - NSCP'07 Outstanding Student Paper Award, Mar. 2007.
  91. Tovar G.M., "Critical temperature sensor based on spiking neuron models: experimental results with discrete MOS circuits," The Research Institute of Signal Processing - NSCP'07 Student Paper Award, Mar. 2007.
  92. Fukuda E.S., "A novel segmentation model for neuromorphic CMOS circuits," The Research Institute of Signal Processing - NSCP'07 Student Paper Award, Mar. 2007.
  93. 上野 憲一, 電子情報通信学会 - 北海道支部長賞(大学院部門), 2007年3月.
  94. Yamada K., Asai T., Motoike I.N., and Amemiya Y., "On digital VLSI circuits exploiting collision-based fusion gates," International Workshop From Utopian to Genuine Unconventional Computers - Best Paper Award, Sep. 2006.
  95. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "広範囲な活性化エネルギーに対応可能なCMOS品質劣化モニタセンサ," 第8回LSI IPデザイン・アワード - 研究助成賞, 2006年5月.
  96. 上野 憲一, "広範囲な活性化エネルギーに対応したCMOS品質劣化モニタセンサ," 第9回システムLSIワークショップ IEEE Solid-State Circuits Society Japan Chapter - 奨励賞, 2005年11月.
  97. Oya T., Asai T., and Amemiya Y., "A single-electron reaction-diffusion device for computation of a Voronoi diagram," Workshop on Unconventional Computing - Best Paper Award, Sep. 2005.
  98. 池辺 将之, 加賀谷 亮, 浅井 哲也, 雨宮 好仁, "負帰還を用いた雑音補正CMOSイメージセンサ," 第7回LSI IPデザイン・アワード - 次点(研究助成), 2005年5月.
  99. 鈴木 洋平, 高山 貴裕, 元池 N. 育子, 浅井 哲也, "生物の形づくりの原理に基づく縞・斑点パターン修復LSI," 第7回LSI IPデザイン・アワード - 次点(研究助成), 2005年5月.
  100. Oya T.,, "Depressing properties of a hardware synapse on a single-layer nanodot array," The Research Institute of Signal Processing - NSCP'05 Student Paper Award, Mar. 2005.
  101. Oya T., "Reaction-diffusion systems consisting of single-electron oscillators," IEEE Sapporo Section - The 2004 Student Paper Contest Award, Dec. 2004.
  102. 加賀谷 亮, 金澤 雄亮, 浅井 哲也, 雨宮 好仁, 池辺 将之, 大住 勇治, 金高 達也, "バラツキ補償リセット方式のCMOSイメージセンサ," 第6回LSI IPデザイン・アワード - 開発奨励賞, 2004年5月.

国内学会

  1. 辰巳 祥平, 安藤 洸太, 浅井 哲也, "リザーバコンピューティングを用いた反復動作を行う機械の力学系の獲得," 電子情報通信学会複雑コミュニケーションサイエンス研究会(CCS), 東北大学 青葉山キャンパス, (仙台), 2024年11月12-13日.
  2. 神野 康太, 丸亀 孝生, 浅井 哲也, 安藤 洸太, "スケーラブルな関係データベース応用に向けたコストベース適応型同時実行制御アーキテクチャ," 電子情報通信学会複雑コミュニケーションサイエンス研究会(CCS), 東北大学 青葉山キャンパス, (仙台), 2024年11月12-13日.
  3. 松野 史門, 阿部 佑紀, 安藤 洸太, 浅井 哲也, "実時系列データを用いたアナログ電子回路レザバーの性能評価," 電子情報通信学会複雑コミュニケーションサイエンス研究会(CCS), 東北大学 青葉山キャンパス, (仙台), 2024年11月12-13日.
  4. 明野 樹紀, 丸亀 孝生, 浅井 哲也, Schmid A., 安藤 洸太, "エッジAIのオンライン学習に向けた半教師あり学習アルゴリズムの検討," 電子情報通信学会複雑コミュニケーションサイエンス研究会(CCS), 東北大学 青葉山キャンパス, (仙台), 2024年11月12-13日.
  5. 楠瀬 黎, 丸亀 孝生, 安藤 洸太, 浅井 哲也, "バイナリニューラルネットのための可変精度重みを用いた学習の解析," 第85回応用物理学会秋季学術講演会, 朱鷺メッセ 新潟コンベンションセンター, (新潟市), 2024年9月16-20日.
  6. 丸亀 孝生, 楠瀬 黎, 川合 遼一, 三谷 祐一郎, "ナノ抵抗変化メモリ素子を用いたニューラルネットワークのスケールアウトへの展望," 第85回応用物理学会秋季学術講演会, 朱鷺メッセ 新潟コンベンションセンター, (新潟市), 2024年9月16-20日.
  7. 國見 峻史, 安藤 洸太, 丸亀 孝生, 浅井 哲也, "自由エネルギー原理に基づく予測符号化ネットワークのアナログ電子回路化," 日本神経回路学会第34回全国大会, クラーク会館, (札幌), 2024年9月11-13日.
  8. 山崎 比伊呂, 浅井 哲也, 安藤 洸太, "多様な会話を生成するプロンプトエンジニアリング手法とその評価," 電子情報通信学会複雑コミュニケーションサイエンス研究会(CCS), モエレ沼公園 会議室, (札幌), 2024年7月29-30日.
  9. 玉田 洸太, 浅井 哲也, "アンサンブルカルマンフィルタの予測更新における乱数処理とリングリザバーによる学習への応用," 電子情報通信学会複雑コミュニケーションサイエンス研究会(CCS), モエレ沼公園 会議室, (札幌), 2024年7月29-30日.
  10. 堀 篤史, 新井 文也, 浅井 哲也, 安藤 洸太, "ニューラルネットワーク計算のためのメモリ中心型可変並列性CGRAの検討," 電子情報通信学会リコンフィギャラブルシステム研究会(RECONF), 石和温泉郷 石和びゅーほてる, (山梨), 2024年6月10-12日.
  11. 新井 文也, 堀 篤史, 浅井 哲也, 安藤 洸太, "マルチタスク間の共通基底に基づいた協調学習の提案," 2024年電子情報通信学会 ソサイエティ大会, 西日本総合展示場AIM, (北九州市), 2024年6月8日.
  12. 曻 航己, 山崎 比伊呂, 安藤 洸太, 浅井 哲也, "Encoder-Decoderモデルのエッジ活用に向けた中間表現獲得評価," 2024年電子情報通信学会 ソサイエティ大会, 西日本総合展示場AIM, (北九州市), 2024年6月8日.
  13. 山崎 比伊呂, 明野 樹紀, 曻 航己, 浅井 哲也, 安藤 洸太, "リカレントニューラルネットワークのエッジ学習評価," 2024年電子情報通信学会 ソサイエティ大会, 西日本総合展示場AIM, (北九州市), 2024年6月8日.
  14. 堀 篤史, 新井 文也, 浅井 哲也, 安藤 洸太, "ニューラルネットワークのための並列性可変型推論アーキテクチャの検討," LSIとシステムのワークショップ2024, 東京大学 武田先端知ビル5階 武田ホール, (東京), 2024年5月9-10日.
  15. 山崎 比伊呂, 明野 樹紀, 曻 航己, 浅井 哲也, 安藤 洸太, "多重量子化オプティマイザによるリカレントニューラルネットワークの学習評価," 電子情報通信学会複雑コミュニケーションサイエンス研究会(CCS), 北海道ルスツリゾートホテル&コンベンション, (北海道), 2024年3月27-28日.
  16. 新井 文也, 堀 篤史, 浅井 哲也, 安藤 洸太, "ニューラルネットワークの共通基底に基づくマルチタスク協調学習の検討," 電子情報通信学会複雑コミュニケーションサイエンス研究会(CCS), 北海道ルスツリゾートホテル&コンベンション, (北海道), 2024年3月27-28日.
  17. 辰巳 祥平, 阿部 佑紀, 西田 浩平, 浅井 哲也, "小規模ディジタル補正リザーバを用いた物理リザーバの複製技術に関する提案," 電子情報通信学会複雑コミュニケーションサイエンス研究会(CCS), 北海道ルスツリゾートホテル&コンベンション, (北海道), 2024年3月27-28日.
  18. 曻 航己, 山崎 比伊呂, 安藤 洸太, 浅井 哲也, "Encoder-Decoderモデルのエッジ学習とその応用方法に関する一提案," 電子情報通信学会複雑コミュニケーションサイエンス研究会(CCS), 北海道ルスツリゾートホテル&コンベンション, (北海道), 2024年3月27-28日.
  19. 明野 樹紀, 山崎 比伊呂, 浅井 哲也, 安藤 洸太, "多重量子化オプティマイザを用いたエッジAIオンライン学習アーキテクチャの提案," 電子情報通信学会集積回路研究会(デザインガイア2023), くまもと市民会館, (熊本), 2023年11月15-17日.
  20. 齋藤 大成, 安藤 洸太, 浅井 哲也, "ベイジアンニューラルネットワークのベルヌーイ近似を適用したハードウェア軽量化手法," 電子情報通信学会リコンフィギャラブルシステム研究会, くまもと市民会館シアーズホーム夢ホール, (熊本), 2023年11月15-17日.
  21. 山川 綜一郎, 安藤 洸太, 浅井 哲也, "アルギン酸ゲル膜内の疑似活動電位を検出する微小信号検出回路の評価," 電子情報通信学会複雑コミュニケーションサイエンス研究会(CCS), 富山県立大学 , (富山), 2023年11月11-12日.
  22. 玉田 洸太, 阿部 佑紀, 浅井 哲也, "アンサンブルカルマンフィルタのストリーミングハードウェアアーキテクチャ," 電子情報通信学会複雑コミュニケーションサイエンス研究会(CCS), 富山県立大学 , (富山), 2023年11月11-12日.
  23. 國見 峻史, 萩原 成基, 安藤 洸太, 赤井 恵, 浅井 哲也, "自由エネルギー原理に基づく予測符号化ネットワークへの 拡張DFA法の適用," 電子情報通信学会 ソサイエティ大会, 名古屋大学 東山キャンパス, (名古屋市), 2023年9月12-15日.
  24. 鈴木 淳之介, 安永 真梨, López García-Arias Ángel, 大越 康之, 熊澤 峻悟, 安藤 洸太, 川村 一志, Chu T.V., 本村 真人, "Pianissimo: エッジでの適応的な推論を実現するサブmWクラスDNNアクセラレータ," 電子情報通信学会リコンフィギャラブルシステム研究会 (RECONF), 函館アリーナ, (函館), 2023年8月4日.
  25. 小島 聖奈, 皆川 昂輝, 齋藤 大成, 安藤 洸太, 浅井 哲也, "リザーバコンピューティングのハードウェア実装にむけたメモリ削減手法の検討," 電子情報通信学会複雑コミュニケーションサイエンス研究会(CCS), 番屋の湯, (石狩), 2023年8月3-4日.
  26. 皆川 昂輝, 齋藤 大成, 小島 聖奈, 浅井 哲也, "ベイジアンニューラルネットワークによる分布外画像データ検出のための前処理検討," 電子情報通信学会複雑コミュニケーションサイエンス研究会(CCS), 番屋の湯, (石狩), 2023年8月3-4日.
  27. 阿部 佑紀, 西田 浩平, 赤井 恵, 浅井 哲也, "レザバーコンピューティングにおけるメモリ削減手法の提案とハードウェア志向な多項式による高次記憶の拡張," 2023年電子情報通信学会NOLTAソサイエティ大会, 東京都市大学, (東京), 2023年6月10日.
  28. 小島 聖奈, 皆川 昂輝, 齋藤 大成, 浅井 哲也, "リザーバコンピューティングを用いたFORCE学習による機械の力学系の獲得," 2023年電子情報通信学会NOLTAソサイエティ大会, 東京都市大学, (東京), 2023年6月10日.
  29. 山川 綜一郎, 安藤 洸太, 赤井 恵, 浅井 哲也, "アルギン酸カルシウムを用いた疑似神経膜に対する非線形微小信号検出回路の評価," 2023年電子情報通信学会NOLTAソサイエティ大会, 東京都市大学, (東京), 2023年6月10日.
  30. 明野 樹紀, 浅井 哲也, 安藤 洸太, "エッジAIのオンライン学習に向けた多重量子化オプティマイザのアーキテクチャ," 電子情報通信学会複雑コミュニケーションサイエンス研究会, 北海道ルスツリゾートホテル&コンベンション, (北海道), 2023年3月26-27日.
  31. 皆川 昂輝, 齋藤 大成, 小島 聖奈, 浅井 哲也, "ベイジアンニューラルネットワークとCNNアンサンブルにおける未学習データと学習済みデータの分類性能評価," 電子情報通信学会複雑コミュニケーションサイエンス研究会, 北海道ルスツリゾートホテル&コンベンション, (北海道), 2023年3月26-27日.
  32. 小島 聖奈, 皆川 昂輝, 齋藤 大成, 浅井 哲也, "リザーバコンピューティングによる機械の力学系の獲得," 電子情報通信学会複雑コミュニケーションサイエンス研究会, 北海道ルスツリゾートホテル&コンベンション, (北海道), 2023年3月26-27日.
  33. 村松 聖倭, 西田 浩平, 安藤 洸太, 赤井 恵, 浅井 哲也, "極低電力IoT機器に向けた確率的メモリとそのサブスレッショルドCMOS回路実装," 電子情報通信学会複雑コミュニケーションサイエンス研究会, 北海道ルスツリゾートホテル&コンベンション, (北海道), 2023年3月26-27日.
  34. 萩原 成基, 國見 峻史, 安藤 洸太, 赤井 恵, 浅井 哲也, "自由エネルギー原理に基づく予測符号化ネットワークのハードウェア実装," 電子情報通信学会複雑コミュニケーションサイエンス研究会, 北海道ルスツリゾートホテル&コンベンション, (北海道), 2023年3月26-27日.
  35. 玉田 洸太, 阿部 佑紀, 吉田 広世, 浅井 哲也, "リザバーコンピューティングにおける高速・省メモリオンライン学習に向けたアンサンブルカルマンフィルタのハードウェアアーキテクチャ," 電子情報通信学会複雑コミュニケーションサイエンス研究会, 北海道ルスツリゾートホテル&コンベンション, (北海道), 2023年3月26-27日.
  36. 萩原 成基, 安藤 洸太, 浅井 哲也, 赤井 恵, "脳型ウェットウェア創製に向けた3次元導電性ポリマーネットワークの構築及び学習," 第70回応用物理学会春季学術講演会, 上智大学, (東京), 2023年3月15-18日.
  37. 文 清一, 浅井 哲也, "CMOS能動的チャージバランス回路によるウエットメディアの刺激評価," JSPS研究拠点形成事業「マテリアル知能による革新的知覚演算システム」国内全体会議, 京都烏丸コンベンションホール, (京都), 2023年1月28-29日.
  38. 齋藤 大成, 安藤 洸太, 赤井 恵, 浅井 哲也, "ベルヌーイ分布近似によるベイズ深層学習の軽量化〜マテリアル知能への応用に向けて〜," JSPS研究拠点形成事業「マテリアル知能による革新的知覚演算システム」国内全体会議, 京都烏丸コンベンションホール, (京都), 2023年1月28-29日.
  39. 萩原 成基, 國見 峻史, 赤井 恵, 浅井 哲也, "自由エネルギー原理に基づく予測符号化ネットワーク回路の提案," JSPS研究拠点形成事業「マテリアル知能による革新的知覚演算システム」国内全体会議, 京都烏丸コンベンションホール, (京都), 2023年1月28-29日.
  40. 五十嵐 健人, 浅井 哲也, 赤井 恵, "CNT/分子ネットワークによる物理リザーバの構築とその評価," 第83回応用物理学会秋季学術講演会, 東北大学, (ハイブリッド開催), 2022年9月20-23日.
  41. 村松 聖倭, 西田 浩平, 安藤 洸太, 赤井 恵, 浅井 哲也, "確率的メモリの実現に向けたサブスレッショルドCMOS双安定回路の提案," 第35回 回路とシステムワークショップ, 北九州国際会議場, (ハイブリッド開催), 2022年8月19-20日.
  42. 山川 綜一郎, 安藤 洸太, 赤井 恵, 浅井 哲也, "非線形動的システムの発散特性を利用した微小信号検出回路の設計と評価," 第35回 回路とシステムワークショップ, 北九州国際会議場, (ハイブリッド開催), 2022年8月19-20日.
  43. 萩原 成基, 浅井 哲也, 赤井 恵, "立体配線型メモリ素子を用いた高実装効率なエッジ向け深層学習アクセラレータの検討," 第35回 回路とシステムワークショップ, 北九州国際会議場, (ハイブリッド開催), 2022年8月19-20日.
  44. Kan Shaohua, 中嶋 浩平, 浅井 哲也, 赤井 恵, "A physical system that enables reservoir computing through electrochemical reactions," In-Materio Neuromorphic Computing, Nambu Yoichiro Hall, Osaka University, (On line), 2022年7月27日.
  45. 山川 綜一郎, 安藤 洸太, 赤井 恵, 浅井 哲也, "非線形動的システムの発散特性を利用した微小信号検出手法の提案," 2022年電子情報通信学会NOLTAソサイエティ大会, 大阪大学豊中キャンパス, (豊中), 2022年6月11日.
  46. 萩原 成基, 雨宮 佳希, アリ ホセ エミリアーノ, 浅井 哲也, 赤井 恵, "立体配線型メモリ素子で構成される新規脳型回路アーキテクチャの検討," 電子情報通信学会複雑コミュニケーションサイエンス研究会, 北海道 ルスツリゾートホテル&コンベンション, (ハイブリッド開催), 2022年3月27日.
  47. 齋藤 大成, 浅井 哲也, "敵対的生成ネットワークを用いた隠消現実感における隠背景生成手法," 電子情報通信学会複雑コミュニケーションサイエンス研究会, 北海道 ルスツリゾートホテル&コンベンション, (ハイブリッド開催), 2022年3月27日.
  48. 金子 竜也, 山岸 善治, 百瀬 啓, 浅井 哲也, "エッジAIのオンライン学習に向けたハードウェア指向対数量子化オプティマイザの提案," 電子情報通信学会複雑コミュニケーションサイエンス研究会, 北海道 ルスツリゾートホテル&コンベンション, (ハイブリッド開催), 2022年3月27日.
  49. 五十嵐 健人, 浅井 哲也, 赤井 恵, "CNT/分子ネットワークによる物理リザーバの構築とその評価," 電子情報通信学会複雑コミュニケーションサイエンス研究会, 北海道 ルスツリゾートホテル&コンベンション, (ハイブリッド開催), 2022年3月27日.
  50. 阿部 佑紀, 吉田 広世, 赤井 恵, 浅井 哲也, "ディスクリート半導体素子で構成可能なアナデジ混在物理レザバーの試作と評価," 電子情報通信学会複雑コミュニケーションサイエンス研究会, (オンライン開催), 2021年11月18-19日.
  51. 吉田 広世, 阿部 佑紀, 赤井 恵, 浅井 哲也, "時分割入力とオンライン学習が可能なFPGAレザバーコンピュータの構築とその評価," 電子情報通信学会複雑コミュニケーションサイエンス研究会, (オンライン開催), 2021年11月18-19日.
  52. 文 清一, 赤井 恵, 浅井 哲也, "神経刺激電極アレイのCMOS集積化に向けた能動的チャージバランス回路," 第31回日本神経回路学会全国大会, (オンライン), 2021年9月21-23日.
  53. 山岸 善治, 金子 竜也, 赤井 恵, 浅井 哲也, "エッジ学習に向けたモーメンタム最適化法のハードウェア設計," 2021年電子情報通信学会ソサイエティ大会, (オンライン開催), 2021年9月14-17日.
  54. 久保田 宙, 長谷川 剛, 赤井 恵, 浅井 哲也, "原子スイッチを用いたリザバーコンピューティングのノイズ評価," 第82回応用物理学会秋季学術講演会, 名城大学&オンライン, (ハイブリッド開催), 2021年9月10-13日.
  55. 萩原 成基, 浅井 哲也, 赤井 恵, "導電性ポリマーワイヤーシナプスの抵抗変化特性評価," 第82回応用物理学会秋季学術講演会, 名城大学&オンライン, (ハイブリッド開催), 2021年9月10-13日.
  56. 雨宮 佳希, アリ ホセ エミリアーノ, 赤井 恵, 浅井 哲也, "再構成可能な分子シナプス素子の簡易モデル," 第34回 回路とシステムワークショップ, 北九州国際会議場, (小倉), 2021年8月26-27日.
  57. 金子 竜也, 山岸 善治, 百瀬 啓, 浅井 哲也, "アナログAIデバイスのオンライン学習に向けた学習アルゴリズムとそのFPGAアーキテクチャ," 第34回 回路とシステムワークショップ, 北九州国際会議場, (小倉), 2021年8月26-27日.
  58. 佐々木 義明, 村松 聖倭, 西田 浩平, 赤井 恵, 浅井 哲也, "確率的コンピューティングを導入した多層パーセプトロンのディジタル実装," 電子情報通信学会複雑コミュニケーションサイエンス研究会, (オンライン開催), 2021年8月5日.
  59. 吉田 広世, 赤井 恵, 浅井 哲也, "時分割入出力が可能なリング型リザーバのFPGAアーキテクチャの構築とその評価," 2021年 電子情報通信学会 NOLTAソサイエティ大会, (オンライン開催), 2021年6月12日.
  60. 文 清一, 赤井 恵, 浅井 哲也, "神経刺激電極アレイのCMOS 集積化に向けた能動的チャージバランス回路の設計と評価," 2021年 電子情報通信学会 NOLTAソサイエティ大会, (オンライン開催), 2021年6月12日.
  61. 中田 一紀, 鈴木 駿也, 鈴木 英治, 寺﨑 幸夫, 佐々木 智生, 浅井 哲也, "相互情報量基準による非線形MEMS共振器レザバーの制御性の向上," 電子情報通信学会非線形問題研究会, (オンライン開催), 2021年6月11-13日.
  62. 金子 竜也, 百瀬 啓, 浅井 哲也, "不揮発アナログAIデバイス(RAND)のオンライン学習制御システム実装とその評価," LSIとシステムのワークショップ2021, (オンライン), 2021年5月10-11日.
  63. アリ ホセ エミリアーノ, 雨宮 佳希, 浅井 哲也, 赤井 恵, "Neuromorphic Devices using Spatial Free Wiring of Conductive Polymer for Hardware Artificial Neural Networks," 電子情報通信学会複雑コミュニケーションサイエンス研究会, (オンライン開催), 2021年3月29日.
  64. 五十嵐 健人, 浅井 哲也, 赤井 恵, "リザーバ機能発現を目指した大規模非線形ネットワークシミュレーターの構築," 電子情報通信学会複雑コミュニケーションサイエンス研究会, (オンライン開催), 2021年3月29日.
  65. 久保田 宙, 長谷川 剛, 赤井 恵, 浅井 哲也, "原子スイッチアレイを用いた物理リザバーコンピューティング," 第68回応用物理学会春季学術講演会, (オンライン開催), 2021年3月16-19日.
  66. 萩原 成基, 関崎 翔馬, 桑原 裕司, 浅井 哲也, 赤井 恵, "長期・短期記憶を形成可能なポリマーワイヤーシナプスの創成," 第68回応用物理学会春季学術講演会, (オンライン開催), 2021年3月16-19日.
  67. Kan Shaohua, ⽵嶌 勇樹, 中嶋 浩平, 浅井 哲也, 赤井 恵, "An Electrochemical Reaction Reservoir Computing realized by Multiple Data Acquisition System," 第68回応用物理学会春季学術講演会, (オンライン開催), 2021年3月16-19日.
  68. 山岸 善治, 金子 竜也, 百瀬 啓, 赤井 恵, 浅井 哲也, "強化学習を用いたマイコン制御ロボットアーム間の物体移動評価," 2021年電子情報通信学会総合大会, (オンライン開催), 2021年3月9-12日.
  69. 金子 竜也, 山岸 善治, 百瀬 啓, 浅井 哲也, "アナログAIチップのオンライン学習に向けた改良型デジタルバックプロパゲーション法の提案," 第30回日本神経回路学会全国大会, (オンライン開催), 2020年12月2-5日.
  70. 萩原 成基, 浅井 哲也, 桑原 裕司, 赤井 恵, "ウェットウェア創生に向けたポリマーシナプス素子の開発," 第81回応用物理学会秋季学術講演会, 9a-Z28-6, (オンライン開催), 2020年9月8-11日.
  71. 新田 純弥, ゴー キアン リアン, ⽵嶌 勇樹, 桑原 裕司, 浅井 哲也, Schmid A., 新ヶ谷 義隆, 中山 知信, 赤井 恵, "リンモリブデン酸分子結晶から発生するスパイキング電流応答の観測とその機構解析," 第81回応用物理学会秋季学術講演会, 10p-Z25-2, (オンライン開催), 2020年9月8-11日.
  72. Kan Shaohua, 中嶋 浩平, 浅井 哲也, 赤井 恵, "Availability of nonlinear response of materials using in the construction of simple reservoir computing," 第81回応用物理学会秋季学術講演会, 9p-Z28-11, (オンライン開催), 2020年9月8-11日.
  73. Kan Shaohua, 中嶋 浩平, 浅井 哲也, 赤井 恵, "Availability of nonlinear response of materials using in the construction of simple reservoir computing," 電子情報通信学会複雑コミュニケーションサイエンス研究会, (オンライン開催), 2020年8月3-4日.
  74. 萩原 成基, 浅井 哲也, 桑原 裕司, 赤井 恵, "導電性ポリマーシナプス素子の開発," 第11回分子アーキテクトニクス研究会, (オンライン開催), 2020年7月23-24日.
  75. 新田 純弥, ゴー キアン リアン, ⽵嶌 勇樹, 桑原 裕司, 浅井 哲也, Schmid A., 新ヶ谷 義隆, 中山 知信, 赤井 恵, "リンモリブデン酸微結晶スパイキング電流発生の観測とその機構解析," 第11回分子アーキテクトニクス研究会, (オンライン開催), 2020年7月23-24日.
  76. 久保田 宙, 長谷川 剛, 赤井 恵, 浅井 哲也, "分子膜ギャップ型原子スイッチのSPICEモデル," 第67回応用物理学会春季学術講演会, 上智大学四谷キャンパス, (東京), 2020年3月12-15日.
  77. ⽵嶌 勇樹, Kan Shaohua, 桑原 裕司, 中嶋 浩平, 浅井 哲也, 赤井 恵, "ポリ酸溶液を用いたリザーバコンピューティング," 第67回応用物理学会春季学術講演会, 上智大学四谷キャンパス, (東京), 2020年3月12-15日.
  78. 金子 竜也, 浅井 哲也, "エッジAIコンピューティングに向けた低電力・低リソース化学習アルゴリズムとそのFPGA実装," 東北大学電気通信研究所共同プロジェクト研究会, 東北大学電気通信研究所, (仙台), 2020年2月5日.
  79. 平山 侑樹, 浅井 哲也, 本村 真人, 高前田 伸也, "決定論的変分推論に基づくベイジアンCNNの検討," 人工知能学会人工知能基本問題研究会 (SIG-FPAI), 下呂市民会館, (下呂), 2020年1月29-30日.
  80. 鈴木 駿也, 南川 滉瑛, 赤井 恵, 浅井 哲也, "ディスクリート半導体素子による物理レザバーの実装," 電子情報通信学会 非線形問題研究会, 宮古島マリンターミナル, (沖縄), 2020年1月23-25日.
  81. 南川 滉瑛, 鈴木 駿也, 赤井 恵, 浅井 哲也, "26-bit 400-neuron 0.3-ksps レザバーコンピューティング向けFORCE学習FPGAコア," 電子情報通信学会 非線形問題研究会, 宮古島マリンターミナル, (沖縄), 2020年1月23-25日.
  82. 金子 竜也, 山岸 善治, 百瀬 啓, 浅井 哲也, "エッジAIに向けた三値バックプロパゲーション法とそのFPGA実装," 電子情報通信学会 非線形問題研究会, 宮古島マリンターミナル, (沖縄), 2020年1月23-25日.
  83. 萩原 成基, 岡田 将, 杉戸 泰雅, 浅井 哲也, 桑原 裕司, 赤井 恵, "導電性高分子ワイヤーを不揮発性抵抗変化素子として用いた機械学習の検討," 第10回分子アーキテクトニクス研究会, O-11, 九州国立博物館, (福岡), 2019年11月7-8日.
  84. ゴー キアン リアン, Périce Denis, 桑原 裕司, 浅井 哲也, 赤井 恵, "Spontaneous bistable redox switching in single molecular circuits," 第10回分子アーキテクトニクス研究会, O-15, 九州国立博物館, (福岡), 2019年11月7-8日.
  85. Kan Shaohua, 中嶋 浩平, 浅井 哲也, 赤井 恵, "Novel architecture design of echo state network and performance analysis of information processing," 第10回分子アーキテクトニクス研究会, P-24, 九州国立博物館, (福岡), 2019年11月7-8日.
  86. 萩原 成基, 岡田 将, 杉戸 泰雅, 浅井 哲也, 桑原 裕司, 赤井 恵, "導電性高分子ワイヤーを用いた相互結合型ネットワークの構築," 第80回応用物理学会秋季学術講演会, 20p-F211-12, 北海道大学, (札幌), 2019年9月18-21日.
  87. 平山 侑樹, 廣瀨 一俊, 安藤 洸太, 植吉 晃大, 浅井 哲也, 本村 真人, 高前田 伸也, "ベイジアンNNのHW実装に向けたサンプリング手法の検討," SWoPP2019, 北見市民会館, (北見), 2019年7月24-26日.
  88. 廣瀨 一俊, 浅井 哲也, 本村 真人, 高前田 伸也, "エッジ環境におけるニューラルネットワーク 学習軽量化手法の検討," 電子情報通信学会コンピュータシステム研究会 (CPSY), 指宿温泉休暇村 指宿, (鹿児島), 2019年6月11-12日.
  89. 大羽 由華, 村上 大輔, 中江 達哉, 安藤 洸太, 浅井 哲也, 本村 真人, 高前田 伸也, "二値化ニューラルネットワークのハードウェア指向精度向上手法の検討," 電子情報通信学会コンピュータシステム研究会, 指宿温泉休暇村 指宿, (鹿児島), 2019年6月11-12日.
  90. 池田 泰我, 植吉 晃大, 安藤 洸太, 廣瀨 一俊, 浅井 哲也, 本村 真人, 高前田 伸也, "効率的なDNN計算のための無効ニューロン予測手法の評価," 電子情報通信学会コンピュータシステム研究会, 指宿温泉休暇村 指宿, (鹿児島), 2019年6月11-12日.
  91. 金子 竜也, 高前田 伸也, 本村 真人, 浅井 哲也, "オンライン学習を行う階層型ニューラルネットワークハードウェアの低電力化に向けた三値バックプロパゲーション法の提案," LSIとシステムのワークショップ2019, 東京大学生産技術研究所, (東京), 2019年5月13-14日.
  92. 植吉 晃大, 池田 泰我, 安藤 洸太, 廣瀨 一俊, 浅井 哲也, 高前田 伸也, 本村 真人, "無効ニューロン予測によるDNN計算効率化手法," 電子情報通信学会リコンフィギャラブルシステム研究会 (RECONF), 東京工業大学 東工大蔵前会館, (東京), 2019年5月9-10日.
  93. 安藤 洸太, 植吉 晃大, 大羽 由華, 廣瀨 一俊, 工藤 巧, 池辺 将之, 浅井 哲也, 高前田 伸也, 本村 真人, "Dither NN: 画像処理から着想を得た組込み向け量子化ニューラルネットワークの精度向上手法," 電子情報通信学会リコンフィギャラブルシステム研究会 (RECONF), 東京工業大学 東工大蔵前会館, (東京), 2019年5月9-10日.
  94. 平山 侑樹, 廣瀨 一俊, 安藤 洸太, 植吉 晃大, 高前田 伸也, 本村 真人, "車載応用向けDNNモデル軽量化の検討," ETNET2019, 西之表市民会館, (種子島), 2019年3月17-18日.
  95. 岡田 将, 杉戸 泰雅, 萩原 成基, 浅井 哲也, 桑原 裕司, 赤井 恵, "導電性⾼分⼦ワイヤーを⽤いた機械学習システムの作製," 第66回応用物理学会春季学術講演会, 11p-W810-9, 東京工業大学大岡山キャンパス, (東京), 2019年3月9-12日.
  96. ⽵嶌 勇樹, ゴー キアン リアン, 岡田 将, 桑原 裕司, 浅井 哲也, 赤井 恵, "カーボンナノチューブ/ポリ酸分⼦ネットワークを⽤いたリザーバコンピューティング," 第66回応用物理学会春季学術講演会, 12p-W933-8, 東京工業大学大岡山キャンパス, (東京), 2019年3月9-12日.
  97. 岡田 将, 杉戸 泰雅, 浅井 哲也, 桑原 裕司, 赤井 恵, "導電性高分子ワイヤーを用いた非ノイマン型ハードウェアによる文字学習," 2018年日本表面真空学会学術講演会, 神戸国際会議場, (神戸), 2018年11月19-21日.
  98. 橋本 優奈, ゴー キアン リアン, 浅井 哲也, 桑原 裕司, 赤井 恵, "分子カーボンナノチューブ複合素子からのインパルス発生," 2018年日本表面真空学会学術講演会, 神戸国際会議場, (神戸), 2018年11月19-21日.
  99. 岡田 将, 杉戸 泰雅, 桑原 裕司, 浅井 哲也, 赤井 恵, "機械学習に向けての導電性高分子ワイヤー抵抗変化素子特性評価," 第9回分子アーキテクトニクス研究会, 函館 金森ホール, (函館), 2018年11月1-2日.
  100. Achararit Paniti, 肥田 格, 丸亀 孝生, 浅井 哲也, 原 祐子, "On the neuromorphic 3D devices for locally-connected convolutional neural network," 日本神経回路学会第28回全国大会, OISTカンファレンスセンター, (那覇), 2018年10月24-27日.
  101. 岡田 将, 杉戸 泰雅, 浅井 哲也, 桑原 裕司, 赤井 恵, "導電性高分子ワイヤー抵抗変化素子特性の電極依存性評価 ," 第79回応用物理学会秋季学術講演会, 名古屋国際会議場, (名古屋), 2018年9月18-21日.
  102. 高前田 伸也, 植松 瞭太, 藤澤 慎也, 藤崎 修一, 本村 真人, "ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発," 電子情報通信学会リコンフィギャラブルシステム研究会 (RECONF), LINE Fukuoka, (福岡), 2018年9月17-18日.
  103. 金子 竜也, 折茂 健太郎, 池辺 将之, 高前田 伸也, 本村 真人, 浅井 哲也, "敵対的生成ネットワークのハードウェア指向アルゴリズムとそのアーキテクチャの検討," 2018年電子情報通信学会 NOLTAソサイエティ大会, 京都テルサ, (京都), 2018年6月9日.
  104. 池上 高広, 池辺 将之, 高前田 伸也, 本村 真人, 浅井 哲也, "前庭動眼反射を考慮した初期聴覚モデル〜有毛細胞への雑音印加による音圧評価〜," 2018年電子情報通信学会 NOLTAソサイエティ大会, 京都テルサ, (京都), 2018年6月9日.
  105. 大羽 由華, 安藤 洸太, 廣瀨 一俊, 植吉 晃大, 植松 瞭太, 工藤 巧, 黒川 圭一, 池辺 将之, 浅井 哲也, 本村 真人, 高前田 伸也, "二値化ニューラルネットワークに基づいたハードウェア指向高精度モデルの検討," 電子情報通信学会リコンフィギャラブルシステム研究会 (RECONF), ゲートシティ大崎, (東京), 2018年5月24-25日.
  106. 工藤 巧, 植吉 晃大, 安藤 洸太, 植松 瞭太, 廣瀨 一俊, 大羽 由華, 池辺 将之, 浅井 哲也, 本村 真人, 高前田 伸也, "対数量子化を用いた可変長ビットシリアル型DNNアクセラレータの面積最適化手法," 電子情報通信学会リコンフィギャラブルシステム研究会 (RECONF), ゲートシティ大崎, (東京), 2018年5月24-25日.
  107. 安藤 洸太, 植吉 晃大, 大羽 由華, 廣瀨 一俊, 植松 瞭太, 工藤 巧, 池辺 将之, 浅井 哲也, 高前田 伸也, 本村 真人, "ディザ拡散を用いた組み込み向け二値化ニューラルネットワークの高精度化手法の検討," LSIとシステムのワークショップ, 東京大学生産技術研究所, (東京), 2018年5月14-15日.
  108. 島田 武, Ambalathankandy P., 高前田 伸也, 本村 真人, 浅井 哲也, 池辺 将之, 吉田 嵩志, "FPGA実装に向けた大局・局所適応型輝度補正技術によるFull-HD60FPS動作実証," LSIとシステムのワークショップ, 東京大学生産技術研究所, (東京), 2018年5月14-15日.
  109. 岡田 将, 杉戸 泰雅, 疋田 亘, 浅井 哲也, 桑原 裕司, 赤井 恵, "PEDOT:PSSワイヤーを利用したオートエンコーダシステムの作製," 第65回応用物理学会春季学術講演会, 18a-F104-12, 早稲田大学, (東京), 2018年3月17-20日.
  110. 熊澤 輝顕, 鈴木 浩史, 石畠 正和, 浅井 哲也, 池辺 将之, 本村 真人, 高前田 伸也, "ZDDを用いた三角形分割パターンの列挙とその応用に向けて," 人工知能学会 第106回人工知能基本問題研究会, 指宿市民会館, (鹿児島), 2018年3月16-17日.
  111. 植吉 晃大, 安藤 洸太, 廣瀨 一俊, 高前田 伸也, 門本 淳一郎, 宮田 知輝, 濱田 基嗣, 黒田 忠広, 本村 真人, "QUEST: A 7.49TOPS Multi-Purpose Log- Quantized DNN Inference Engine Stacked on 96MB 3D SRAM Using Inductive-Coupling Technology in 40nm CMOS," ISSCC2018報告会, 東京大学, (東京), 2018年2月27日.
  112. 疋田 亘, 浅井 哲也, 桑原 裕司, 赤井 恵, "高分子ワイヤーを用いたニューラルネットワーク構造の作製," 第27回インテリジェント材料・デバイスシンポジウム, 東京医科女子大, (東京), 2018年1月10日.
  113. 杉戸 泰雅, 岡田 将, 疋田 亘, 浅井 哲也, 桑原 裕司, 赤井 恵, "神経様パルスを生成するCNT/POMネットワーク素子のモデル構築と評価," 第8回分子アーキテクトニクス研究会, P26, Ehime University, (Matsuyama), 2017年12月4-5日.
  114. 岡田 将, 杉戸 泰雅, 疋田 亘, 浅井 哲也, 桑原 裕司, 赤井 恵, "高分子ワイヤーを用いたニューラルネットワーク構造の作製," 関西薄膜・表面物理セミナー(応用物理学会関西支部薄膜・表面物理分科会), 神戸セミナーハウス, (神戸), 2017年12月1-2日.
  115. 疋田 亘, 桑原 裕司, 浅井 哲也, 赤井 恵, "高分子材料を用いたニューラルネットワーク構造の作製," 第11回物性化学領域横断研究会, 東京大学物性研究所, (東京), 2017年11月17-18日.
  116. 肥田 格, 植吉 晃大, 高前田 伸也, 池辺 将之, 本村 真人, 浅井 哲也, "不揮発アナログシナプスデバイスの素子数を半減する重み符号固定事前学習法とその深層学習への適用," 日本神経回路学会第27回全国大会, 北九州国際会議場, (福岡), 2017年9月20-22日.
  117. 疋田 亘, 浅井 哲也, 桑原 裕司, 赤井 恵, "高分子ワイヤーを用いたニューラルネットワーク構造の作製," 精密工学会2017年度秋季大会, 大阪大学豊中キャンパス, (大阪), 2017年9月20-22日.
  118. 小杉 倭弘, 西川 淳, 浅井 哲也, 舘野 高, "聴覚皮質における時間周波数受容野の実時間推定法とそのFPGAへの実装," 平成29年電気学会 電子・情報・システム部門大会, サンポートホール高松, (高松), 2017年9月6-9日.
  119. 疋田 亘, 浅井 哲也, 桑原 裕司, 赤井 恵, "高分子ワイヤーニューラルネットワークを用いた文字特徴抽出," 第78回応用物理学会秋季学術講演会, 5p-A202-18, 福岡国際会議場, (福岡), 2017年9月5-8日.
  120. 廣瀨 一俊, 安藤 洸太, 植吉 晃大, 池辺 将之, 浅井 哲也, 本村 真人, 高前田 伸也, "量子化誤差を考慮したニューラルネットワークの学習手法," 人工知能学会人工知能基本問題研究会 (SIG-FPAI), 小樽市公会堂, (小樽), 2017年8月8-9日.
  121. 安藤 洸太, 植吉 晃大, 折茂 健太郎, 米川 晴義, 佐藤 真平, 中原 啓貴, 池辺 将之, 浅井 哲也, 高前田 伸也, 黒田 忠広, 本村 真人, "[依頼講演] BRein Memory: バイナリ・インメモリ再構成型深層ニューラルネットワークアクセラレータ," 電子情報通信学会集積回路研究会 (ICD), 北海道大学情報教育館, (札幌), Jul. 31-Aug. 2, 2017.
  122. ナ ソクジン, 池辺 将之, 横山 紗由里, 高前田 伸也, 本村 真人, 浅井 哲也, 間 久直, 藤田 陽一, 新井 康夫, "熱雑音抑制型サンプルホールド回路を用いたイオン飛行時間計測用SOIイメージセンサ," 映像情報メディア学会情報センシング研究会 (IST), 北海道大学情報教育館, (札幌), Jul. 31-Aug. 2, 2017.
  123. 横山 紗由里, 池辺 将之, ナ ソクジン, 高前田 伸也, 本村 真人, 浅井 哲也, "貫通電流の時間変動を抑制したTDC+Single-Slope ADCの回路構成," 映像情報メディア学会情報センシング研究会 (IST), 北海道大学情報教育館, (札幌), Jul. 31-Aug. 2, 2017.
  124. 山本 佳生, 熊澤 輝顕, 池辺 将之, 浅井 哲也, 本村 真人, 高前田 伸也, "高次数イジングネットワークの時分割処理方式の検討," 電子情報通信学会コンピュータシステム研究会 (CPSY), 秋田アトリオンビル, (秋田), 2017年7月26-28日.
  125. 熊澤 輝顕, 池辺 将之, 浅井 哲也, 本村 真人, 高前田 伸也, "メモリアクセスパターンを考慮した遅延評価によるZDD構築の高速化," 基盤(S)離散構造処理系プロジェクト「2017年度初夏のワークショップ」, 北海道大学VBL棟, (札幌), 2017年6月23-24日.
  126. 山本 佳生, 池辺 将之, 浅井 哲也, 本村 真人, 高前田 伸也, "時分割多重機構を用いた高密度FPGAイジングマシン," 基盤(S)離散構造処理系プロジェクト「2017年度初夏のワークショップ」, 北海道大学VBL棟, (札幌), 2017年6月23-24日.
  127. 廣瀨 一俊, 植松 瞭太, 安藤 洸太, 折茂 健太郎, 植吉 晃大, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "対数量子化による深層ニューラルネットワークのメモリ量削減," 電子情報通信学会コンピュータシステム研究会 (CPSY), 登別温泉第一滝本館, (登別), 2017年5月23日.
  128. 山本 佳生, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "時分割多重機構を用いた高密度FPGAイジングマシン," 電子情報通信学会コンピュータシステム研究会 (CPSY), 登別温泉第一滝本館, (登別), 2017年5月23日.
  129. 植松 瞭太, 廣瀨 一俊, 安藤 洸太, 折茂 健太郎, 植吉 晃大, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "動的再構成ハードウェアアーキテクチャを活かしたCNNの実装と評価," 電子情報通信学会リコンフィギャラブルシステム研究会 (RECONF), 登別温泉第一滝本館, (登別), 2017年5月22日.
  130. 安藤 洸太, 植吉 晃大, 廣瀨 一俊, 折茂 健太郎, 植松 瞭太, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "二値化ニューラルネットワークアクセラレータのアーキテクチャ検討," 電子情報通信学会リコンフィギャラブルシステム研究会 (RECONF), 登別温泉第一滝本館, (登別), 2017年5月22日.
  131. 植吉 晃大, 安藤 洸太, 折茂 健太郎, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "FPGAを用いたCNNの最適ハードウェア構成とその二値化検討," 電子情報通信学会リコンフィギャラブルシステム研究会 (RECONF), 登別温泉第一滝本館, (登別), 2017年5月22日.
  132. 横山 紗由里, 池辺 将之, ナ ソクジン, 高前田 伸也, 本村 真人, 浅井 哲也, "直交位相検出TDCを用いたイメージセンサ用12-bit Single-Slope ADC," LSIとシステムのワークショップ2017, 東京大学, (東京), 2017年5月15-16日.
  133. ナ ソクジン, 池辺 将之, 横山 紗由里, 高前田 伸也, 本村 真人, 浅井 哲也, 間 久直, 藤田 陽一, 新井 康夫, "ソフトリセット機構を用いたイオン飛行時間計測用SOIイメージセンサ," LSIとシステムのワークショップ2017, 東京大学, (東京), 2017年5月15-16日.
  134. 山本 佳生, 池辺 将之, 浅井 哲也, 本村 真人, 高前田 伸也, "時分割多重機構を用いたイジングプロセッサの解精度向上手法の検討," LSIとシステムのワークショップ2017, 東京大学, (東京), 2017年5月15-16日.
  135. 熊澤 輝顕, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "メモリアクセスパターンを考慮した遅延評価によるZDD構築の高速化," 第30回 回路とシステムワークショップ, 北九州国際会議場, (北九州), 2017年5月11-12日.
  136. 疋田 亘, 赤井 恵, 浅井 哲也, 桑原 裕司, "溶液内において軸索様成長する PEDOT:PSS の脳型素子への応用," 第64回応用物理学会春季学術講演会 , 16p-416-2, パシフィコ横浜, (横浜), 2017年3月14-17日.
  137. 米川 晴義, 中原 啓貴, 本村 真人, "電力性能効率に優れた二値化ディープニューラルネットワークのFPGA実装," 電子情報通信学会リコンフィギャラブルシステム研究会 , pp. 127-132, RECONF2016-69, 慶大日吉キャンパス, (横浜), 2017年1月25-27日.
  138. 藤井 智也, 佐藤 真平, 中原 啓貴, 本村 真人, "畳込みニューラルネットワークのニューロン刈りによるメモリ量削減とFPGA実現について," 電子情報通信学会リコンフィギャラブルシステム研究会 , pp. 55-60, RECONF2016-60, 慶大日吉キャンパス, (横浜), 2017年1月25-27日.
  139. 米川 晴義, 中原 啓貴, 本村 真人, "ディープニューラルネットワークの2値化と3値化の比較," 第30回多値論理とその応用研究会, MVL17-5, 石川県文教会館, (金沢), 2017年1月7-8日.
  140. 谷端 蒼, 牛田 実穂, 高前田 伸也, 池辺 将之, 本村 真人, 浅井 哲也, "輪郭情報からテクスチャを自動生成する非線形画像処理アルゴリズムとそのFPGA実装," 電子情報通信学会 ICD/CPSY 学生・若手研究会, 東京工業大学, (東京), 2016年12月15-16日.
  141. 廣瀨 一俊, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "深層畳み込みニューラルネットワークの転移学習による個人識別システム," 電子情報通信学会 ICD/CPSY 学生・若手研究会, 東京工業大学, (東京), 2016年12月15-16日.
  142. 肥田 格, 高前田 伸也, 池辺 将之, 本村 真人, 浅井 哲也, "ナイーブベイズ分類器を用いた動的分岐予測器の設計と評価," 電子情報通信学会 ICD/CPSY 学生・若手研究会, 東京工業大学, (東京), 2016年12月15-16日.
  143. 島田 武, 池辺 将之, 付 宇晗, 高前田 伸也, 本村 真人, 浅井 哲也, "局所移動平均を用いた補間曲線の性質とその回路応用," 電子情報通信学会 ICD/CPSY 学生・若手研究会, 東京工業大学, (東京), 2016年12月15-16日.
  144. 吉田 嵩志, 池辺 将之, 島田 武, 高前田 伸也, 本村 真人, 浅井 哲也, "大局および局所適応型輝度補正技術の効率的なハードウェア化の検討," 電子情報通信学会 ICD/CPSY 学生・若手研究会, 東京工業大学, (東京), 2016年12月15-16日.
  145. 横山 紗由里, ナ ソクジン, 内田 大輔, 池辺 将之, 本村 真人, 浅井 哲也, "直交位相検出TDCを用いたシングルスロープADCの回路構成検討," 電子情報通信学会 ICD/CPSY 学生・若手研究会, 東京工業大学, (東京), 2016年12月15-16日.
  146. 草野 穂高, 池辺 将之, 浅井 哲也, 本村 真人, "オーバーサンプリング・アンチエリアス技術を用いた8K解像度向け超解像," 日本光学会年次学術講演会, 筑波大学東京キャンパス文京校舎, (東京), Oct. 30-Nov. 2, 2016.
  147. 浅井 哲也, "ハードウェア指向深層学習アルゴリズムとそのシステムアーキテクチャの構築," H28年度NEDOエネルギー・環境新技術先導プログラムワークショップ, 航空会館, (東京), 2016年10月27日.
  148. 赤井 恵, 浅井 哲也, "神経様パルスを生成するCNT/POMネットワーク素子のモデル構築と評価," 第7回分子アーキテクトニクス研究会, T15, Kyusyu University, (Fukuoka), 2016年10月20-21日.
  149. 里見 航汰, 浅井 哲也, 大矢 剛嗣, "粘菌の挙動を模倣した情報処理手法の粗粒デバイスへの実装検討," 第7回分子アーキテクトニクス研究会, P47, Kyusyu University, (Fukuoka), 2016年10月20-21日.
  150. 疋田 亘, 赤井 恵, 浅井 哲也, 桑原 裕司, "溶液内において軸索様成長するPEDOT:PSSの電気伝導特性評価," 第7回分子アーキテクトニクス研究会, P47, Kyusyu University, (Fukuoka), 2016年10月20-21日.
  151. 高野 誠, 浅井 哲也, 大矢 剛嗣, "単電子連想記憶回路の設計と粗粒デバイスへの応用検討," 第7回分子アーキテクトニクス研究会, P47, Kyusyu University, (Fukuoka), 2016年10月20-21日.
  152. 肥田 格, 池辺 将之, 浅井 哲也, 本村 真人, "高エネルギー効率プロセッサの実現に向けたナイーブベイズ分類器による動的分岐予測," 2016年電子情報通信ソサイエティ大会, 北海道大学, (札幌), 2016年9月20-23日.
  153. 岩丸 直登, 池辺 将之, 浅井 哲也, 本村 真人, "視線推定における黒目中心検出処理を行うセルオートマトンLSIアーキテクチャ," 2016年電子情報通信ソサイエティ大会, 北海道大学, (札幌), 2016年9月20-23日.
  154. 付 宇晗, 池辺 将之, 島田 武, 浅井 哲也, 本村 真人, "局所移動平均を用いた除算器の効率的な実装手法," 2016年電子情報通信ソサイエティ大会, 北海道大学, (札幌), 2016年9月20-23日.
  155. 草野 穂高, 池辺 将之, 浅井 哲也, 本村 真人, "アンチエイリアシングによるUHDTV向け単一画像超解像のFPGA実装," 2016年電子情報通信ソサイエティ大会, 北海道大学, (札幌), 2016年9月20-23日.
  156. 谷端 蒼, 牛田 実穂, 池辺 将之, 浅井 哲也, 本村 真人, "無地物体の動き検出のための縞模様形成アーキテクチャ," 2016年電子情報通信ソサイエティ大会, 北海道大学, (札幌), 2016年9月20-23日.
  157. 疋田 亘, 赤井 恵, 桑原 裕司, 浅井 哲也, "電解重合法により成長するPEDOT:PSSワイヤーの伝導特性評価," 第77回応用物理学会秋季学術講演会 , 朱鷺メッセ, (新潟), 2016年9月13-16日.
  158. 米川 晴義, 中原 啓貴, 本村 真人, "メモリベースに基づく2値化深層畳込みニューラルネットワークの実現," 電子情報通信学会リコンフィギャラブルシステム研究会 , pp. 127-132, RECONF2016-37, 富山大学, (富山), 2016年9月5-6日.
  159. 岩丸 直登, 池辺 将之, 浅井 哲也, 本村 真人, "黒目中心検出のためのハードウェア指向セルオートマトンモデルとその低電力アーキテクチャ," 2016年 電子情報通信学会NOLTAソサイエティ大会, 東京理科大学葛飾キャンパス, (東京), 2016年6月12日.
  160. 安藤 洸太, 折茂 健太郎, 植吉 晃大, 浅井 哲也, 本村 真人, "深層畳込みニューラルネットワークに向けたデータ流再構成型演算器アレイアーキテクチャ," 電子情報通信学会リコンフィギャラブルシステム研究会, 富士通研究所, (川崎), 2016年5月19-20日.
  161. 折茂 健太郎, 安藤 洸太, 植吉 晃大, 浅井 哲也, 本村 真人, "長期時系列予測が可能な順伝播時系列メモリネットワークのFPGAアーキテクチャ," 電子情報通信学会リコンフィギャラブルシステム研究会, 富士通研究所, (川崎), 2016年5月19-20日.
  162. 山本 佳生, 定久 紀基, 浅井 哲也, 本村 真人, "FPGAによる多重ハッシュを用いた頻出アイテムセットマイニングのストリームプロセッシング," 電子情報通信学会リコンフィギャラブルシステム研究会, 富士通研究所, (川崎), 2016年5月19-20日.
  163. 安藤 洸太, 折茂 健太郎, 植吉 晃大, 浅井 哲也, 本村 真人, "深層畳込みニューラルネットワークのアレイ型並列演算LSIアーキテクチャ," LSIとシステムのワークショップ, 東京大学生産技術研究所, (東京), 2016年5月16-17日.
  164. 折茂 健太郎, 安藤 洸太, 植吉 晃大, 浅井 哲也, 本村 真人, "時系列予測ニューラルネットワークのFPGAアーキテクチャ," LSIとシステムのワークショップ, 東京大学生産技術研究所, (東京), 2016年5月16-17日.
  165. 植吉 晃大, 丸亀 孝生, 浅井 哲也, 本村 真人, Schmid A., "並列・スケーラブルな制約付きボルツマンマシンのハードウェア実装におけるメモリエラー耐性評価," LSIとシステムのワークショップ, 東京大学生産技術研究所, (東京), 2016年5月16-17日.
  166. 草野 穂高, 池辺 将之, 浅井 哲也, "4K/8K解像度向け省メモリ・高速単一画像超解像," LSIとシステムのワークショップ, 東京大学生産技術研究所, (東京), 2016年5月16-17日.
  167. 付 宇晗, 池辺 将之, 浅井 哲也, "局所移動平均曲線を用いた低レイテンシ除算器の構成," LSIとシステムのワークショップ, 東京大学生産技術研究所, (東京), 2016年5月16-17日.
  168. 丸亀 孝生, Schmid A., 植吉 晃大, 浅井 哲也, "脳信号の異常判定をモチーフとしたDeep Learningハードのエラー耐性解析," LSIとシステムのワークショップ, 東京大学生産技術研究所, (東京), 2016年5月16-17日.
  169. 草野 穂高, 池辺 将之, 浅井 哲也, 本村 真人, "アンチエイリアジングを用いた4K/8K対応の低メモリ・高速単一画像超解像," STARCフォーラム2015, 新横浜国際ホテル, (横浜), 2015年11月27日.
  170. 高野 誠, 浅井 哲也, 大矢 剛嗣, "連想記憶ニューラルネットワークの粗粒デバイスへの実装検討," 分子アーキテクトニクス研究会第6回研究会, 京都大学桂キャンパスローム記念館, (京都市), 2015年10月23-24日.
  171. 内田 大輔, 池辺 将之, 染谷 槙人, 築田 聡史, 浅井 哲也, 本村 真人, "CMOSイメージセンサ用低電力間欠動作カラムTDC," 電子情報通信学会ソサイエティ大会, 東北大学, (仙台), 2015年9月8-11日.
  172. 牛田 実穂, 石村 憲意, Schmid A., 浅井 哲也, 本村 真人, "無地物体の動き検出に向けた空間パターンの自己組織化モデルとその性能評価," IEICE NetSci-CCS合同ワークショップ, 第一滝本館, (登別市), 2015年8月6-7日.
  173. 石村 憲意, 牛田 実穂, Schmid A., 浅井 哲也, 本村 真人, "無地物体の奥行き検出に向けたパターン生成アルゴリズムとそのLSIアーキテクチャ," LSIとシステムのワークショップ, 北九州国際会議場, (北九州市), 2015年5月11-13日.
  174. 定久 紀基, 山本 佳生, 浅井 哲也, 本村 真人, "二重ハッシングによる類似検索ハードウェアアーキテクチャのFPGA実装," LSIとシステムのワークショップ, 北九州国際会議場, (北九州市), 2015年5月11-13日.
  175. 植吉 晃大, 浅井 哲也, 本村 真人, "深層学習プロセッサ実現に向けた制約付きボルツマンマシンの並列・スケーラブルアーキテクチャ," LSIとシステムのワークショップ, 北九州国際会議場, (北九州市), 2015年5月11-13日.
  176. 山本 佳生, 定久 紀基, 金 多厚, 福田 駿 エリック, 浅井 哲也, 本村 真人, "頻出アイテムセットマイニング高速化のためのストリームプロセッサ," LSIとシステムのワークショップ, 北九州国際会議場, (北九州市), 2015年5月11-13日.
  177. 定久 紀基, 山本 佳生, 金 多厚, 福田 駿 エリック, 浅井 哲也, 本村 真人, "Locality-Sensitive HashingのスケーラブルなハードウェアアーキテクチャのFPGA実装," 電子情報通信学会総合大会, 立命館大学びわこ・くさつキャンパス, (草津), 2015年3月10-13日.
  178. 内田 大輔, 池辺 将之, 本久 順一, 佐野 栄一, "NAND型遅延線路を用いた複数位相型TDCの間欠動作," 電子情報通信学会総合大会, 立命館大学, (滋賀), 2015年3月10-13日.
  179. 森 政文, 伊藤 健之, 池辺 将之, 浅井 哲也, 黒田 忠広, 本村 真人, "動きベクトルの機械学習アーキテクチャとそのFPGA実装," STARCシンポジウム2015, 新横浜国際ホテル, (横浜), 2015年1月30日.
  180. 定久 紀基, 山本 佳生, 金 多厚, 福田 駿 エリック, 浅井 哲也, 本村 真人, "類似検索を行うLocality-Sensitive Hashingのスケーラブルなハードウェアアーキテクチャ," 電子情報通信学会集積回路研究会・コンピュータシステム研究会合同 平成26年度若手研究会, 機械振興会館, (東京), 2014年12月1-2日.
  181. 金 多厚, 肥田 格, 浅井 哲也, 本村 真人, "不揮発性メモリ搭載マイコンの低電力化を目的とした透過型命令キャッシュの提案と評価," 電子情報通信学会集積回路研究会・コンピュータシステム研究会合同 平成26年度若手研究会, 機械振興会館, (東京), 2014年12月1-2日.
  182. 大矢 剛嗣, 浅井 哲也, "ニューラルネットワーク動作をするBelousov-Zhabotinsky反応," 第5回分子アーキテクトニクス研究会, 大阪大学豊中キャンパス, (大阪), 2014年11月25-26日.
  183. 大竹 央将, 石村 憲意, 浅井 哲也, 大矢 剛嗣, "環状単電子振動子アレイにおける確率共鳴," 2014年 第75回応用物理学会秋季学術講演会, 北海道大学, (札幌), 2014年9月17-20日.
  184. Tuan D.N., 赤井 恵, 浅井 哲也, 齋藤 彰, 桑原 裕司, "Study on Electro-polymerization Wiring System Imitating Axonal Growth of Artificial Neurons towards Machine Learning," 2014年 第75回応用物理学会秋季学術講演会, 北海道大学, (札幌), 2014年9月17-20日.
  185. Tuan D.N., 赤井 恵, 浅井 哲也, 齋藤 彰, 桑原 裕司, "Study on electro-polymerization wiring system imitating axonal growth of artificial neurons towards machine learning," 2014年度精密工学会秋季大会学術講演会, P02, 鳥取大学, (鳥取), 2014年9月16-18日.
  186. 石村 憲意, 小室 勝郎, Schmid A., 浅井 哲也, 本村 真人, "興奮性媒体の自発的活動による自己確率共鳴," 第3回 情報ネットワーク科学研究会・複雑コミュニケーションサイエンス研究会合同ワークショップ, CCS-016, 丸駒温泉, (千歳), 2014年8月7-8日.
  187. 大竹 央将, 石村 憲意, 浅井 哲也, 大矢 剛嗣, "環状単電子振動子ネットワークにおける確率共鳴," 文部科学省科学研究費補助金「新学術領域研究」分子アーキテクトニクス領域会議, 天童温泉「滝の湯」, (山形), 2014年6月6-7日.
  188. Gonzalez-Carabarin L., 浅井 哲也, 本村 真人, "Noise-driven computing architectures for coarse-grained devices towards molecular architectonics," 文部科学省科学研究費補助金「新学術領域研究」分子アーキテクトニクス領域会議, 天童温泉「滝の湯」, (山形), 2014年6月6-7日.
  189. 石村 憲意, 小室 勝郎, 浅井 哲也, 本村 真人, "興奮場における持続的集団ノイズ生成のメカニズム:外部雑音源を使わない確率共鳴," 文部科学省科学研究費補助金「新学術領域研究」分子アーキテクトニクス領域会議, 天童温泉「滝の湯」, (山形), 2014年6月6-7日.
  190. 小室 勝郎, 石村 憲意, 浅井 哲也, 本村 真人, "反応拡散モデルを応用した生物的ステガノグラフィシステムとその回路実装," 文部科学省科学研究費補助金「新学術領域研究」分子アーキテクトニクス領域会議, 天童温泉「滝の湯」, (山形), 2014年6月6-7日.
  191. Gonzalez-Carabarin L., 浅井 哲也, 本村 真人, "Mismatch-tolerant stochastic logic gates and their application to low-power asynchronous VLSI circuits," LSIとシステムのワークショップ, 北九州国際会議場, (北九州市), 2014年5月26-28日.
  192. 石村 憲意, 小室 勝郎, Schmid A., 浅井 哲也, 本村 真人, "統計的解析法に耐性のあるステガノグラフィアルゴリズムとそのFPGA実装," LSIとシステムのワークショップ, 北九州国際会議場, (北九州市), 2014年5月26-28日.
  193. 肥田 格, 平尾 岳志, 金 多厚, 浅井 哲也, 本村 真人, "組み込みプロセッサの低電力化に向けた限定的動的再構成アクセラレータの設計と評価," LSIとシステムのワークショップ, 北九州国際会議場, (北九州市), 2014年5月26-28日.
  194. 渡辺 佳織, 内田 大輔, 染谷 槙人, 池辺 将之, 浅井 哲也, 本村 真人, "イメージセンサ用複数位相型TDCに向けたCDS機構," LSIとシステムのワークショップ, 北九州国際会議場, (北九州市), 2014年5月26-28日.
  195. 定久 紀基, 福田 駿 エリック, 浅井 哲也, 本村 真人, "実データ統計を用いた動的なMemcached評価用ロードジェネレータ," 電子情報通信学会総合大会, 新潟大学 五十嵐キャンパス, (新潟), 2014年3月18-21日.
  196. Gonzalez-Carabarin L., 浅井 哲也, 本村 真人, "Stochastic Circuit Design for Molecular Architectonics," 第4回分子アーキテクトニクス研究会, 東京大学山上会館, (東京), 2014年3月11-12日.
  197. 松山 健人, 真田 祐樹, 大畑 克樹, 大平 貴徳, 築田 聡史, 五十嵐 正樹, 池辺 将之, 浅井 哲也, 本村 真人, 黒田 忠広, "省メモリ指向ステレオマッチングアルゴリズムのLSIアーキテクチャ," STARCシンポジウム2014, 新横浜国際ホテル, (横浜), 2014年1月29日.
  198. 福田 駿 エリック, 定久 紀基, 井上 浩明, 竹中 崇, 浅井 哲也, 本村 真人, "二重キャッシングによるMemcached高速化の提案," 電子情報通信学会 リコンフィギャラブルシステム研究会, 慶応義塾大学, (日吉), 2014年1月28-29日.
  199. 森 政文, 伊藤 健之, 池辺 将之, 浅井 哲也, 黒田 忠広, 本村 真人, "高速撮像を前提とする動きベクトル演算の簡素化アーキテクチャとその機械学習応用," 電子情報通信学会 集積回路研究会 学生・若手研究会, 京都大学, (京都), 2014年1月28-29日.
  200. 金 多厚, 平尾 岳志, 肥田 格, 浅井 哲也, 本村 真人, "命令キャッシュ導入によるフラッシュメモリ搭載マイコンの低電力化," 情報処理学会 計算機アーキテクチャ研究会, 東京工業大学, (東京), 2014年1月23-24日.
  201. 石村 憲意, 小室 勝郎, Schmid A., 浅井 哲也, 本村 真人, "縞・斑点画像を生成/修復する反応拡散モデルのFPGA実装," 第3回バイオメトリクスと認識・認証シンポジウム, pp. 98-103, A10-1, 日本科学未来館, (東京), 2013年11月26-27日.
  202. 小室 勝郎, 石村 憲意, Schmid A., 浅井 哲也, 本村 真人, "ハードウェア向け反応拡散モデルの電子透かし応用とそのFPGA実装," 計測自動制御学会 システム・情報部門 学術講演会 2013, ピアザ淡海, (大津), 2013年11月18-20日.
  203. 福田 駿 エリック, 川島 英之, 井上 浩明, 藤井 太郎, 古田 浩一朗, 浅井 哲也, 本村 真人, "リコンフィギュラブルハードウェアを用いた高速ストリーム処理の一検討," 電子情報通信学会 リコンフィギャラブルシステム研究会, 北陸先端科学技術大学院大学, (能美), 2013年9月18-19日.
  204. 平尾 岳志, 金 多厚, 肥田 格, 浅井 哲也, 本村 真人, "低消費電力プロセッサのための限定的動的再構成アーキテクチャ," 電子情報通信学会 リコンフィギャラブルシステム研究会, 北陸先端科学技術大学院大学, (能美), 2013年9月18-19日.
  205. 松山 健人, 真田 祐樹, 大畑 克樹, 大垣 哲郎, 大平 貴徳, 築田 聡史, 五十嵐 正樹, 池辺 将之, 浅井 哲也, 本村 真人, 黒田 忠広, "ハードウェア指向ステレオマッチングアルゴリズムのアーキテクチャとそのFPGA実装," VDECデザイナーズフォーラム2013, 東京大学武田先端知ビル, (東京), 2013年8月25-26日.
  206. Gonzalez-Carabarin L., 浅井 哲也, 本村 真人, "ゆらぎ利用しきい論理素子による非同期式論理回路の設計," 2013年度第2回電子情報通信学会 NetSci/CCS研究会 合同ワークショップ, (新篠津), 2013年8月.
  207. 内田 大輔, 染谷 槙人, 池辺 将之, 本久 順一, 佐野 栄一, "複数位相型TDC付きシングルスロープADCの動作タイミングによる低電力化," 電子情報通信学会 ICD/ITE-IST研究会, pp. 97-100, ITE-IST2013-41, サン・リフレ函館, (函館), 2013年7月4-5日.
  208. 福田 駿 エリック, 川島 英之, 井上 浩明, 浅井 哲也, 本村 真人, "C言語による動的リコンフィギュラブルハードウェアへのWindow Joinの実装," 電子情報通信学会 情報ネットワーク研究会, (福井), 2013年6月.
  209. 中田 一紀, 三浦 佳二, 浅井 哲也, "位位相縮約法によるシリコンニューロンのダイナミカルシステムデザイン," Neuro 2013, (京都), 2013年6月.
  210. 石村 憲意, Schmid A., 浅井 哲也, 本村 真人, "ハードウェア実装に向けた反応拡散ステガノグラフィモデル," 2013年度第1回電子情報通信学会複雑コミュニケーションサイエンス時限研究会, (草津), 2013年6月.
  211. 平尾 岳志, 安達 琢, 浅井 哲也, 本村 真人, "低消費電力プロセッサのための限定的動的再構成アーキテクチャの提案," 先進的計算基盤システムシンポジウム, (仙台), 2013年5月.
  212. 大平 貴徳, 真田 祐樹, 築田 聡史, 五十嵐 正樹, 池辺 将之, 浅井 哲也, 本村 真人, "省メモリ指向一枚超解像 アーキテクチャとそのFPGA実装," LSIとシステムのワークショップ, (北九州), 2013年5月.
  213. 染谷 槙人, 内田 大輔, 池辺 将之, 本久 順一, 浅井 哲也, 本村 真人, "CMOSイメージセンサ用シングルスロープA/D変換器の高速化および低電力化," LSIとシステムのワークショップ, (北九州), 2013年5月.
  214. 浅井 哲也, "確率共鳴現象の論理回路応用:粗粒素子は本当に使えるのか?," 第二回分子アーキテクトニクス研究会〜単一分子エレクトロニクス研究の第3ステージへむけて, (東京), 2013年5月.
  215. Gonzalez-Carabarin L., 浅井 哲也, "Logical operations exploiting stochastic resonance for coarse-grained devices and materials," 分子ナノシステムの創発化学 領域終了シンポジウム, P-7, (東京), 2013年2月.
  216. 石村 憲意, 浅井 哲也, 本村 真人, "強制Chua発振器の集団におけるArray-Enhancedカオス共鳴," 電子情報通信学会非線形問題研究会, (札幌), 2013年1月.
  217. 真田 祐樹, 五十嵐 正樹, 池辺 将之, 浅井 哲也, 本村 真人, 大畑 克樹, 黒田 忠広, "イメージセンサ-プロセッサ三次元集積システムにおける深度マップ生成:アルゴリズムと回路アーキテクチャ," STARCシンポジウム2013, (横浜), 2013年1月.
  218. 内田 大輔, 池辺 将之, 浅井 哲也, 本村 真人, 竹 康宏, 黒田 忠広, "複数位相型TDCを用いたCMOSイメージセンサ用 Single-Slope ADC," STARCシンポジウム2013, (横浜), 2013年1月.
  219. 中田 一紀, 三浦 佳二, 浅井 哲也, "位相縮約に基づくシリコンニューロンのダイナミカルシステムデザイン," 電子情報通信学会ニューロコンピューティング研究会, (北九州), 2012年10月.
  220. 真田 祐樹, 尹 征一, 浅井 哲也, 本村 真人, 竹中 崇, "ウェーブレット縮退の多段化に基づくデノイズLSIの省メモリアーキテクチャ," LSIとシステムのワークショップ, (北九州), 2012年5月.
  221. 平尾 岳志, 安達 琢, 浅井 哲也, 本村 真人, "プロセッサの低電力化に向けた連鎖型データパスの実装と電力評価," LSIとシステムのワークショップ, (北九州), 2012年5月.
  222. 福田 駿 エリック, "自律的協調ロボットの集団形状化ルール:単純構造から超複雑構造の自己組織化へ向けて," データ駆動型生命情報科学の挑戦-スーパーコンピュータ「京」と生命情報科学の接点-, (仙台), 2012年5月.
  223. 安達 琢, 平尾 岳志, 浅井 哲也, 本村 真人, "低消費電力プロセッサのための連鎖型データパスの提案I," 電子情報通信学会総合大会, (岡山), 2012年3月.
  224. 平尾 岳志, 安達 琢, 浅井 哲也, 本村 真人, "低消費電力プロセッサのための連鎖型データパスの提案II," 電子情報通信学会総合大会, (岡山), 2012年3月.
  225. 石村 憲意, 浅井 哲也, 本村 真人, "外力を受けるチュア発振回路におけるカオス共鳴," 電子情報通信学会総合大会, (岡山), 2012年3月.
  226. 宮 曦媛, 浅井 哲也, 本村 真人, "パルス演算に基づくLDPCエラー訂正処理とそのアーキテクチャ," 電子情報通信学会総合大会, (岡山), 2012年3月.
  227. 松浦 正和, 浅井 哲也, 本村 真人, "ディジタル発振器群における雑音誘起位相同期," 電子情報通信学会総合大会, (岡山), 2012年3月.
  228. 尹 征一, 真田 祐樹, 浅井 哲也, 本村 真人, 竹中 崇, "ウェーブレット縮退の多段化によるデノイズ画像処理とそのLSIアーキテクチャ: Part I," 電子情報通信学会総合大会, (岡山), 2012年3月.
  229. 真田 祐樹, 尹 征一, 浅井 哲也, 本村 真人, 竹中 崇, "ウェーブレット縮退の多段化によるデノイズ画像処理とそのLSIアーキテクチャ: Part II," 電子情報通信学会総合大会, (岡山), 2012年3月.
  230. 中田 一紀, 三浦 佳二, 浅井 哲也, "位相縮約法に基づく非線形発振回路の最適化設計," 日本応用数理学会 数理設計研究部会 2012年研究部会連合発表会, (福岡), 2012年3月.
  231. 中田 一紀, 浅井 哲也, "Logical Stochastic Resonanceによる論理動作を実現するアナログCMOS回路," 電子情報通信学会 複雑コミュニケーションサイエンス研究会(第3回), pp. 243-248, (東京), 2012年3月.
  232. 中田 一紀, 三浦 佳二, 浅井 哲也, "位相縮約による非線形発振回路の雑音誘起同期現象の数理解析," 電子情報通信学会 回路とシステム研究会, (九州), 2012年1月.
  233. 吉田 和徳, 宇田川 玲, 浅井 哲也, 本村 真人, "正帰還アンプのヒステリシスを利用した極低電圧・低消費電力 メモリ回路の試作と評価," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
  234. 安達 琢, 浅井 哲也, 本村 真人, "抵抗変化型メモリを用いたアナログ STDP シナプスデバイス," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
  235. 石村 憲意, 浅井 哲也, 本村 真人, "Chuaのダブルスクロール系におけるカオス共鳴," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
  236. 宮 曦媛, 浅井 哲也, 本村 真人, "メモリスタを拡散結合に用いた興奮場モデルの数値解析," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
  237. 松浦 正和, 浅井 哲也, 本村 真人, "雑音誘起位相同期の応用に向けた水晶発振器の位相変調回路," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
  238. 安達 琢, 赤穂 伸雄, 浅井 哲也, 本村 真人, "メモリスタ-CMOSハイブリッド回路による非対称STDPシナプスデバイス," 電子情報通信学会非線形問題研究会, (知床), 2011年6月.
  239. 石村 憲意, 浅井 哲也, 本村 真人, "ダフィング方程式に基づく電子回路向けカオスダイナミクスと アナログ電子回路によるカオス共鳴実験," 電子情報通信学会非線形問題研究会, (知床), 2011年6月.
  240. 宮 曦媛, 赤穂 伸雄, 浅井 哲也, 本村 真人, "ユニポーラ型ReRAMネットワークを用いた経路探索アナログガジェット," 電子情報通信学会非線形問題研究会, (知床), 2011年6月.
  241. 松浦 正和, 宇田川 玲, 浅井 哲也, 本村 真人, "微小電流による位相変調が可能なアナログCMOS発振器群における雑音誘起位相同期," 電子情報通信学会非線形問題研究会, (知床), 2011年6月.
  242. 浅井 哲也, "電子回路系における確率共鳴とカオス共鳴," 2011年春季 第58回 応用物理学関係連合講演会シンポジウム講演(確率的過程に基づく電子材料・デバイス・システムの新展開), (神奈川), 2011年3月.
  243. 平野 義明, 瀬川 裕司, 三宅 雄介, 浅井 哲也, 川合 知二, 松本 卓也, "マンガン核錯体を利用した低次元クーロンブロッケードアレイの電気特性," 2011年春季 第58回 応用物理学関係連合講演会, (神奈川), 2011年3月.
  244. 松本 卓也, 平野 義明, 瀬川 裕司, 三宅 雄介, 浅井 哲也, 川合 知二, "シトクロムcを利用した低次元クーロンネットワークと室温確率増幅," 2011年春季 第58回 応用物理学関係連合講演会, (神奈川), 2011年3月.
  245. 吉田 和徳, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "サブスレッショルド領域で動作するロジックメモリ回路の低電圧化の検討," 電子情報通信学会総合大会, (東京), 2011年3月.
  246. 安達 琢, 赤穂 伸雄, 浅井 哲也, 雨宮 好仁, "非対称の時間窓を持つメモリスタSTDPシナプスデバイス," 電子情報通信学会総合大会, (東京), 2011年3月.
  247. 宮 曦媛, 赤穂 伸雄, 浅井 哲也, 雨宮 好仁, "ユニポーラ抵抗変化メモリのアナログ応用〜迷路の経路探索〜," 電子情報通信学会総合大会, (東京), 2011年3月.
  248. 松浦 正和, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "電流ノイズに鋭敏なCMOS発振器群における雑音誘起位相同期," 電子情報通信学会総合大会, (東京), 2011年3月.
  249. 石村 憲意, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "擬似ダフィン系のアナログ電子回路におけるカオス共鳴," 電子情報通信学会総合大会, (東京), 2011年3月.
  250. 赤穂 伸雄, 浅井 哲也, 柳田 剛, 川合 知二, 雨宮 好仁, "バイポーラ型抵抗変化メモリ素子を用いたSTDPシナプスデバイス," 電子情報通信学会 ニューロコンピューティング研究会, (北九州), 2010年10月.
  251. 赤穂 伸雄, 浅井 哲也, 雨宮 好仁, "スパイクタイミングに依存してコンダクタンスが変化するメモリスタ神経デバイス," 電子情報通信学会ソサイエティ大会, (大阪), 2010年9月.
  252. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS-LSIのためのオンチップ電源回路," 電子情報通信学会ソサイエティ大会, (大阪), 2010年9月.
  253. 吉田 和徳, 宇田川 玲, 浅井 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルド SRAM セルの検討:完全サブスレッショルド型とテイル電流制限型の比較," 電子情報通信学会ソサイエティ大会, (大阪), 2010年9月.
  254. Tovar G.M., 浅井 哲也, 雨宮 好仁, "Neuromorphic CMOS analog circuit exhibiting array-enhanced stochastic resonance behavior with population heterogeneity," Neuro 2010, (神戸), 2010年9月.
  255. 松下 拓道, 上野 憲一, 浅井 哲也, 雨宮 好仁, "LSI省電力動作のための間欠スイッチ回路," VDECデザイナーズフォーラム2010, (東京), 2010年6月.
  256. 宇田川 玲, 浅井 哲也, 吉田 和徳, 雨宮 好仁, "電子回路で容易に実装可能な二重井戸ポテンシャル系における確率共鳴〜オペアンプ一個でできる確率共鳴実験〜," 電子情報通信学会 非線形問題研究会, (東京), 2010年3月.
  257. 赤穂 伸雄, 浅井 哲也, 雨宮 好仁, "抵抗変化型メモリをシナプスに用いたニューラルネットワークにおける教師有り学習回路," 電子情報通信学会総合大会, (仙台), 2010年3月.
  258. 松下 拓道, 上野 憲一, 浅井 哲也, 雨宮 好仁, "LSIを間欠動作させるための低電力タイマースイッチ回路," 電子情報通信学会総合大会, (仙台), 2010年3月.
  259. 山本 和輝, 上野 憲一, 浅井 哲也, 雨宮 好仁, "時間軸上のパルス加算による低電力DA変換器," 電子情報通信学会総合大会, (仙台), 2010年3月.
  260. 吉田 和徳, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "確率共鳴を利用した低消費電力 SRAM に関する考察," 電子情報通信学会総合大会, (仙台), 2010年3月.
  261. 浅井 哲也, "雑音とばらつきを有効利用する生体模倣情報処理," 分子ナノシステムの創発化学 第1回公開シンポジウム, (京都), 2010年2月.
  262. 松下 拓道, 上野 憲一, 浅井 哲也, 雨宮 好仁, "極低電力LSIのための間欠パルス回路," 電子情報通信学会 集積回路研究会, (静岡), 2009年12月.
  263. 山本 和輝, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS LSIのためのナノワットDA変換器," 電子情報通信学会 集積回路研究会, (静岡), 2009年12月.
  264. 宇田川 玲, 浅井 哲也, 雨宮 好仁, "素子バラツキを含んだ階層型ニューラルネットワークにおける確率共鳴現象," 第52回自動制御連合講演会, (大阪), 2009年11月.
  265. 佐橋 透, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "ばらつきを含む多層ニューラルネットワークモデルにおける確率共鳴の理論解析," 電子情報通信学会 非線形問題研究会, (屋久島), 2009年11月.
  266. 藤田 大地, 浅井 哲也, 雨宮 好仁, "弱電気魚の混信回避行動モデルに基づく周波数比較器〜振幅/位相情報から周波数の高低を判断するCMOS回路の設計〜," 電子情報通信学会 非線形問題研究会, (屋久島), 2009年11月.
  267. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "極低消費電力LSIのためのCMOS参照電流源回路," 電気学会-電子回路研究会, (宮崎), 2009年10月.
  268. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS差動対による高抵抗デバイス," 電気学会-電子回路研究会, (宮崎), 2009年10月.
  269. 上野 憲一, 浅井 哲也, 雨宮 好仁, "周波数同期技術を用いたオンチップCMOS参照クロック源回路," 電子情報通信学会 集積回路研究会, (東京), 2009年10月.
  270. 赤穂 伸雄, 浅井 哲也, 柳田 剛, 川合 知二, 雨宮 好仁, "抵抗変化型メモリをシナプスとして利用したニューラルネット集積回路に関する考察," 日本神経回路学会 第19回全国大会, (仙台), 2009年9月.
  271. 赤穂 伸雄, 浅井 哲也, 柳田 剛, 川合 知二, 雨宮 好仁, "ユニポーラReRAMの簡易SPICEモデル," 電子情報通信学会ソサイエティ大会, (新潟), 2009年9月.
  272. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドLSIのためのオンチップ電源〜スイッチングレギュレータとシリーズレギュレータの比較〜," 電子情報通信学会ソサイエティ大会, (新潟), 2009年9月.
  273. 松下 拓道, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS回路による間欠動作スイッチ," 電子情報通信学会ソサイエティ大会, (新潟), 2009年9月.
  274. 山本 和輝, 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS回路のためのナノアンペア電流源," 電子情報通信学会ソサイエティ大会, (新潟), 2009年9月.
  275. 赤穂 伸雄, 浅井 哲也, 雨宮 好仁, "ニューラルネットワークハードウェアにおける抵抗変化型メモリの積極的利用に関する一考察," Brain inspired-system研究会, (北九州), 2009年9月.
  276. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "温度変化を補償したサブスレッショルドCMOS高抵抗回路," VDECデザイナーフォーラム2009, P-18, (東京), 2009年6月.
  277. 飯田 智貴, 浅井 哲也, 佐野 栄一, 雨宮 好仁, "サブスレッショルドCMOSオペアンプによるレベルシフト回路," VDECデザイナーフォーラム2009, P-19, (東京), 2009年6月.
  278. 嶋田 英人, 上野 憲一, 浅井 哲也, 佐野 栄一, 雨宮 好仁, "0.5V動作LSIのためのオンチップ電源," VDECデザイナーフォーラム2009, P-20, (東京), 2009年6月.
  279. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS演算増幅器とその応用," LSIとシステムのワークショップ2009, (北九州), 2009年5月.
  280. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル集積回路のためのPVTバラツキ補償技術," LSIとシステムのワークショップ2009, (北九州), 2009年5月.
  281. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOSディジタル回路のためのオンチップ電源," LSIとシステムのワークショップ2009, (北九州), 2009年5月.
  282. 上野 憲一, 浅井 哲也, 雨宮 好仁, "MOSFETのサブスレッショルド特性を利用したPTATクロックパルス発生回路," 第22回 回路とシステム軽井沢ワークショップ, (長野), 2009年4月.
  283. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS演算増幅器による大容量キャパシタ等価素子," 第22回 回路とシステム軽井沢ワークショップ, (長野), 2009年4月.
  284. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS論理回路のためのオンチップ電源," 第22回 回路とシステム軽井沢ワークショップ, (長野), 2009年4月.
  285. 浅井 哲也, 宇田川 玲, 雨宮 好仁, "雑音を利用してパルス密度変調を行う神経模倣ハードウェア," 日本物理学会第64回年次大会, (東京), 2009年3月.
  286. 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS回路を用いたPTATクロックパルス発生器," 電子情報通信学会総合大会, (松山), 2009年3月.
  287. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "温度依存性を考慮したサブスレッショルドCMOS高抵抗回路," 電子情報通信学会総合大会, (松山), 2009年3月.
  288. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS演算増幅器によるオフセット補償回路," 電子情報通信学会総合大会, (松山), 2009年3月.
  289. 佐橋 透, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "空間ばらつきを持つ受容野モデルにおける確率共鳴の理論解析," 電子情報通信学会総合大会, (松山), 2009年3月.
  290. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "CMOSディジタルシステムのためのPVTバラツキ補正回路," 電子情報通信学会総合大会, (松山), 2009年3月.
  291. 藤田 大地, 浅井 哲也, 雨宮 好仁, "弱電気魚のジャミング回避行動モデルに基づくCMOS周波数比較器," 電子情報通信学会総合大会, (松山), 2009年3月.
  292. 赤穂 伸雄, 浅井 哲也, 雨宮 好仁, "視覚野の階層構造を模擬したパターン認識処理を行うアナログCMOS回路," 電子情報通信学会総合大会, (松山), 2009年3月.
  293. 嶋田 英人, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS論理システムのための電源回路," 電子情報通信学会総合大会, (松山), 2009年3月.
  294. 葛西 誠也, 浅井 哲也, "量子ドットネットワークにおける単電子確率共鳴の解析," 2009年春季 第56回応用物理学会学術講演会, (筑波), 2009年3月.
  295. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドLSIのための極低消費電力バンドギャップ参照電圧源回路," 電子情報通信学会 シリコンアナログRF研究会, (東京), 2009年3月.
  296. 葛西 誠也, 浅井 哲也, 白鳥 悠太, 趙 洪泉, "GaAsナノワイヤネットワークを用いたナノデバイス集積系による確率共鳴の発現と解析," 電子情報通信学会 SDM,ED合同研究会, (札幌), 2009年2月.
  297. 山田 和人, 浅井 哲也, 雨宮 好仁, "単一磁束量子回路を用いたデジタルセルオートマトンとアナログ反応拡散システム," 計測自動制御学会 システム・情報部門学術講演会 ーイノベーション創出のためのシステム・情報技術ー, (姫路), 2008年11月.
  298. Kikombo A.K., 浅井 哲也, 雨宮 好仁, "A design methodology for multi-valued logiccircuits with single-electron tunneling devices," 北海道大学情報科学研究科 若手研究者支援のための産学協同GCOEシンポジウム, P2-05, (札幌), 2008年10月.
  299. 山田 和人, 浅井 哲也, 雨宮 好仁, "衝突計算モデルに基づく非同期式単一磁束量子論理回路," 北海道大学情報科学研究科 若手研究者支援のための産学協同GCOEシンポジウム, P2-04, (札幌), 2008年10月.
  300. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOSFETを用いた超低消費電力CMOS参照電圧源回路," 電子情報通信学会 集積回路研究会, (札幌), 2008年10月.
  301. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル回路の特性バラツキ補償技術の構築 ," 電子情報通信学会 集積回路研究会, (札幌), 2008年10月.
  302. 宇田川 玲, 浅井 哲也, 雨宮 好仁, "共通雑音により誘起されるハードウェアニューロン群の位相同期現象 〜実環境における評価〜," 日本神経回路学会 第18回全国大会, P2-6, (茨城), 2008年9月.
  303. 佐橋 透, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "空間ばらつきを持つ視細胞の簡易受容野モデルにおける確率共鳴," 日本神経回路学会 第18回全国大会, P2-25, (茨城), 2008年9月.
  304. 藤田 大地, Tovar G.M., 浅井 哲也, 雨宮 好仁, "時系列信号の学習を行うニューラルハードウェアの記憶容量評価," 日本神経回路学会 第18回全国大会, P1-26, (茨城), 2008年9月.
  305. 山田 和人, 浅井 哲也, 雨宮 好仁, "Colllision-Based Computingに基づく非同期式単一磁束量子論理回路," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
  306. 小川 太一, 上野 憲一, 嶋田 英人, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS論理回路におけるMOSFET閾値の影響," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
  307. 平井 孝明, 浅井 哲也, 雨宮 好仁, "ポリシリコン温度センサを利用した熱伝導移相発振器," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
  308. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルド差動回路による高抵抗の生成," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
  309. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS演算増幅器によるハイパスフィルタ回路," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
  310. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル回路のプロセス・温度バラツキ補正技術," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
  311. 葛西 誠也, 浅井 哲也, "GaAsナノワイヤFETを利用した確率共鳴の発現と雑音による信号検出能力の向上," 電子情報通信学会ソサイエティ大会, (川崎), 2008年9月.
  312. 河端 和義, 浅井 哲也, 雨宮 好仁, "Wolframのルール90/150に基づく履歴参照型アナログセルオートマトンとそのハードウェア化," 日本物理学会2008年秋季大会, (岩手), 2008年9月.
  313. 葛西 誠也, 浅井 哲也, "ショットキーラップゲートGaAsナノワイヤFETネットワークにおける確率共鳴の発現," 2008年秋季 第69回応用物理学会学術講演会, (愛知), 2008年9月.
  314. 宇田川 玲, 浅井 哲也, 雨宮 好仁, "アナログCMOS振動子群の雑音による位相同期手法," VDECデザイナーフォーラム2008, P-01, (東京), 2008年6月.
  315. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル回路のプロセス・温度バラツキ補正アーキテクチャ構築," VDECデザイナーフォーラム2008, P-02, (東京), 2008年6月.
  316. 佐橋 透, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "しきい素子を利用した確率共鳴現象の回路実験," VDECデザイナーフォーラム2008, P-03, (東京), 2008年6月.
  317. 藤田 大地, Tovar G.M., 浅井 哲也, 雨宮 好仁, "時系列コーディングを行う生体様CMOSアナログ回路," VDECデザイナーフォーラム2008, P-04, (東京), 2008年6月.
  318. 浅井 慎一, 上野 憲一, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS回路による高抵抗の生成," VDECデザイナーフォーラム2008, P-05, (東京), 2008年6月.
  319. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルド領域におけるCMOSディジタル回路動作の解析," VDECデザイナーフォーラム2008, P-06, (東京), 2008年6月.
  320. 平井 孝明, 浅井 哲也, 雨宮 好仁, "熱伝導を利用したCMOS移相発振器," VDECデザイナーフォーラム2008, P-07, (東京), 2008年6月.
  321. 飯田 智貴, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOSオペアンプを用いたオフセット電圧補正技術," VDECデザイナーフォーラム2008, P-08, (東京), 2008年6月.
  322. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "CMOSアナログ回路のチップ間特性バラツキ補正技術のための参照電圧源," VDECデザイナーフォーラム2008, P-09, (東京), 2008年6月.
  323. 河端 和義, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "少数キャリア反応拡散デバイスにおける分裂・増殖パターンの発生," 日本物理学会第63回年次大会, (大阪), 2008年3月.
  324. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "アナログ回路のプロセスばらつき補正のための参照電圧源回路," 電子情報通信学会総合大会, (北九州), 2008年3月.
  325. 山田 和人, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "Colllision-Based Computingに基づく単一磁束量子論理回路," 電子情報通信学会総合大会, (北九州), 2008年3月.
  326. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS回路によるWinner-Take-All回路," 電子情報通信学会総合大会, (北九州), 2008年3月.
  327. 平井 孝明, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "熱伝導による発振器の動作解析," 電子情報通信学会総合大会, (北九州), 2008年3月.
  328. 飯田 智貴, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS演算増幅器によるオフセット除去," 電子情報通信学会総合大会, (北九州), 2008年3月.
  329. 佐橋 透, 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "しきい素子を用いた確率共鳴現象の電子回路実験〜雑音を利用した微弱信号検出 LSI に向けて〜," 電子情報通信学会総合大会, (北九州), 2008年3月.
  330. 次田 祐輔, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電圧CMOSディジタル回路の特性バラツキ補正アーキテクチャ," 電子情報通信学会総合大会, (北九州), 2008年3月.
  331. 藤田 大地, Tovar G.M., 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "時系列コーディングを行う神経モデルのアナログCMOS回路化," 電子情報通信学会総合大会, (北九州), 2008年3月.
  332. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOSFETの特性バラツキ補正技術に向けた参照電圧源回路," 第11回システムLSIワークショップ, (北九州), 2007年11月.
  333. 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "雑音を利用したオンチップマルチクロック源の位相同期手法," 第11回システムLSIワークショップ, (北九州), 2007年11月.
  334. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "低電源電圧動作時におけるマスタースレーブフリップフロップ回路の動作検討," 第11回システムLSIワークショップ, (北九州), 2007年11月.
  335. Kikombo A.K., Schmid A., 浅井 哲也, Leblebici Y., 雨宮 好仁, "Toward a bio-inspired image processor for edge extraction with single-electron devices," 電子情報通信学会 ニューロコンピューティング研究会, (佐賀), 2007年11月.
  336. 平井 孝明, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "熱伝導を利用した移相発振器," VDECデザイナーフォーラム2007(若手の会), (札幌), 2007年9月.
  337. 山田 和人, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "Collision-based fusion gateによる組み合わせ論理回路〜小面積・低消費電力化に向けた設計手法〜," VDECデザイナーフォーラム2007(若手の会), (札幌), 2007年9月.
  338. Tovar G.M., 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "Neuromorphic LSI circuits for critical temperature detection," VDECデザイナーフォーラム2007(若手の会), (札幌), 2007年9月.
  339. 平井 孝明, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "熱伝導による位相遅れを利用したCMOS発振回路," 電子情報通信学会ソサイエティ大会, (鳥取), 2007年9月.
  340. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "マスタースレーブフリップフロップ回路の低電圧動作解析," 電子情報通信学会ソサイエティ大会, (鳥取), 2007年9月.
  341. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドCMOS回路によるしきい値電圧を参照した基準電圧源回路," 電子情報通信学会ソサイエティ大会, (鳥取), 2007年9月.
  342. 山田 和人, 浅井 哲也, 齊藤 晋聖, 廣瀬 哲也, 雨宮 好仁, "フォトニック結晶デバイス向け組み合わせ光論理回路の設計手法," 電子情報通信学会ソサイエティ大会, (鳥取), 2007年9月.
  343. 浅井 哲也, "ゆらぎを利用する自己組織化デバイス," 応用物理学会秋季大会シンポジウム講演:プログラム自己組織化を用いた分子スケールデバイス −ボトムアップ/トップダウン融合の視点から−, (札幌), 2007年9月.
  344. 河端 和義, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "少数キャリア拡散に基づく固体反応拡散系を用いたダイオード型機能素子," 日本物理学会第62回年次大会, (札幌), 2007年9月.
  345. 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "相互結合をもたないニューロン電子回路における雑音を使ったタイミングずれの無い位相同期現象," 脳と心のメカニズム 第8回夏のワークショップ, (札幌), 2007年8月.
  346. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOSFETのしきい値電圧を参照した基準電圧源回路," 電子情報通信学会 集積回路研究会, pp. 5-10, (神戸), 2007年7月.
  347. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS特性を利用したPTAT電流生成のための微小フローティング電圧源回路," 第20回 回路とシステム軽井沢ワークショップ, pp. 523-528, (軽井沢), 2007年4月.
  348. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS回路によるしきい論理システム," 第20回 回路とシステム軽井沢ワークショップ, pp. 337-341, (軽井沢), 2007年4月.
  349. 吉井 一馬, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドLSIのための基準電流源回路," 電子情報通信学会総合大会, (名古屋), 2007年3月.
  350. 山田 和人, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "Collision-based fusion gateの電源電圧-動作周波数特性," 電子情報通信学会総合大会, (名古屋), 2007年3月.
  351. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOSFETのサブスレッショルド特性を利用したPTAT電流生成用フローティング電圧源," 電子情報通信学会総合大会, (名古屋), 2007年3月.
  352. 小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOS回路によるしきい論理ゲート," 電子情報通信学会総合大会, (名古屋), 2007年3月.
  353. Kikombo A.K., 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "単電子の位相ロッキングを利用した多値論理回路," 応用物理学会春季大会, (神奈川), 2007年3月.
  354. 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "磁束量子回路によるスパイクニューロン回路とその応用," 電子情報通信学会 電子デバイス/シリコン材料・デバイス研究会, pp. 41-45, (札幌), 2007年2月.
  355. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "極低消費電力CMOSインテリジェント温度センサLSI," 第10回システムLSIワークショップ, (北九州), 2006年11月.
  356. 神谷 泰史, 浅井 哲也, "二次元拡散・三変数Lotka-Volterra系における空間パターンの発生," 数理モデル化と問題解決シンポジウム論文集, pp. 225-232, (名古屋), 2006年10月.
  357. 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "サブスレッショルドVLSIニューロン回路によるノイズシェーピング・パルス密度変調," 日本神経回路学会 第16回全国大会, (名古屋), 2006年9月.
  358. 萩原 淳史, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "温度検出スイッチ回路のしきい温度解析," 電子情報通信学会ソサイエティ大会, (金沢), 2006年9月.
  359. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOSを利用したスマート温度センサLSI," 電子情報通信学会ソサイエティ大会, (金沢), 2006年9月.
  360. 山田 和人, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "Collision-based fusion gateを用いた16bit乗算器の設計," 電子情報通信学会ソサイエティ大会, (金沢), 2006年9月.
  361. 浅井 哲也, 廣瀬 哲也, Tovar G.M., 雨宮 好仁, "興奮系を用いた臨界温度センサ集積回路," 日本物理学会第62回年次大会, (千葉), 2006年9月.
  362. 萩原 淳史, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOSFETを用いた温度検出スイッチ回路," 電子情報通信学会 集積回路研究会, pp. 37-41, (札幌), 2006年8月.
  363. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "広範囲な活性化エネルギーに適応可能なCMOS品質劣化モニタセンサLSI ," 電子情報通信学会 集積回路研究会, pp. 31-36, (札幌), 2006年8月.
  364. Kikombo A.K., 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "単電子結合振動子の非線形現象," 応用物理学会秋季大会, (滋賀), 2006年8月.
  365. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOSFETのサブスレッショルド特性を利用したスマート温度センサLSIの検討," 電子情報通信学会 集積回路研究会, pp. 61-65, (静岡), 2006年7月.
  366. 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOSFETのためのスイッチトキャパシタ型DC-DCコンバータ," 第19回 回路とシステム軽井沢ワークショップ, pp. 405-410, (軽井沢), 2006年4月.
  367. 鈴木 洋平, 元池 N. 育子, 浅井 哲也, "非線形アナログ回路と連続抵抗体のネットワークにおけるパターン形成:実デバイスによるDoE拡散実験," 日本物理学会第61回年次大会, (愛媛), 2006年3月.
  368. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "様々な食品に対応したCMOS品質劣化モニタセンサ," 電子情報通信学会総合大会, (東京), 2006年3月.
  369. 宮川 敬, 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "MOS論理ゲート回路のサブスレッショルド動作," 電子情報通信学会総合大会, (東京), 2006年3月.
  370. 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "ノイズを利用してΔΣ変調を行うサブスレッショルドCMOS回路," 電子情報通信学会総合大会, (東京), 2006年3月.
  371. 山田 和人, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "Collision-Based Computing に基づく論理回路設計," 電子情報通信学会総合大会, (東京), 2006年3月.
  372. 萩原 淳史, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "リセット機構を用いた温度検出スイッチ回路システム," 電子情報通信学会総合大会, (東京), 2006年3月.
  373. 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルド領域動作LSIのためのスイッチトキャパシタDC-DCコンバータ," 電子情報通信学会総合大会, p. 24, (東京), 2006年3月.
  374. Kikombo A.K., 大矢 剛嗣, 浅井 哲也, 雨宮 好仁, "単電子結合振動子による離散力学システムのダイナミクス," 応用物理学会春季大会, (東京), 2006年3月.
  375. 葛西 誠也, 浅井 哲也, 大矢 剛嗣, 長谷川 英機, "位置および構造制御された並列多重量子ドット系の電子輸送特性," 応用物理学会春季大会, (東京), 2006年3月.
  376. 廣瀬 哲也, Schmid A., 浅井 哲也, Leblebici Y., 雨宮 好仁, "シリコン神経回路網におけるスパイクニューロン回路の高精度同期〜積分発火型ニューロンと減衰シナプス, STDP学習回路の回路実装〜," 電子情報通信学会 ニューロコンピューティング研究会, pp. 53-58, (北九州), 2005年11月.
  377. 中田 一紀, 浅井 哲也, 林 初男, "Resonate-and-Fire Neuron モデルのアナログCMOS 集積回路化," 電子情報通信学会 ニューロコンピューティング研究会, (北九州), 2005年11月.
  378. 萩原 淳史, 廣瀬 哲也, 山田 寛之, 浅井 哲也, 雨宮 好仁, "CMOSサブスレッショルド領域特性を利用した温度検出スイッチ回路," 第9回システムLSIワークショップ, (北九州), 2005年11月.
  379. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "広範囲な活性化エネルギーに対応したCMOS品質劣化モニタセンサ," 第9回システムLSIワークショップ, (北九州), 2005年11月.
  380. 大矢 剛嗣, 加賀谷 亮, 元池 N. 育子, 浅井 哲也, "半導体デバイス上で成長する単電子ニューロン:量子効果と熱雑音を利用した樹状突起生成モデルの回路実装," 日本神経回路学会 第15回全国大会, (鹿児島), 2005年9月.
  381. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "磁束量子回路によるスパイクニューロンデバイス," 電子情報通信学会ソサイエティ大会, (札幌), 2005年9月.
  382. 萩原 淳史, 廣瀬 哲也, 山田 寛之, 浅井 哲也, 雨宮 好仁, "CMOS回路による温度検出スイッチ," 電子情報通信学会ソサイエティ大会, (札幌), 2005年9月.
  383. 鈴木 洋平, 元池 N. 育子, 浅井 哲也, "二層連続抵抗体における空間パターンの発生メカニズム," 日本物理学会秋季大会, (京都), 2005年9月.
  384. 神谷 泰史, 元池 N. 育子, 浅井 哲也, "アナログLSI上に実装した拡散Lotka-Volterra系における空間パターンの発生," 日本物理学会秋季大会, (京都), 2005年9月.
  385. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルドMOSFETを用いた劣化モニター回路," 第18回 回路とシステム軽井沢ワークショップ, pp. 91-96, (軽井沢), 2005年4月.
  386. 大矢 剛嗣, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "単電子反応拡散デバイスの計算幾何学への応用〜ボロノイ図の構成," 応用物理学会春季大会, (埼玉), 2005年3月.
  387. 廣瀬 哲也, 松岡 俊匡, 谷口 研二, 浅井 哲也, 雨宮 好仁, "弱反転MOS LSIセンサのための基準電圧・電流源回路," 電子情報通信学会総合大会, p. 86, (大阪), 2005年3月.
  388. 高橋 基容, 大矢 剛嗣, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "少数キャリア拡散によるCMOS反応拡散系のダイナミクス," 電子情報通信学会総合大会, (大阪), 2005年3月.
  389. 上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "弱反転MOSFETを用いた品質管理・温度履歴モニタ回路," 電子情報通信学会総合大会, (大阪), 2005年3月.
  390. 大矢 剛嗣, 浅井 哲也, 加賀谷 亮, 廣瀬 哲也, 雨宮 好仁, "減衰シナプスの単電子回路化とその熱雑音特性," 電子情報通信学会 ニューロコンピューティング研究会, (東京), 2005年3月.
  391. 加賀谷 亮, 大矢 剛嗣, 浅井 哲也, 雨宮 好仁, "単電子ニューロデバイスのアンサンブルにおける確率共鳴現象," 電子情報通信学会 非線形問題研究会, (東京), 2005年3月.
  392. 鈴木 洋平, 高山 貴裕, 元池 N. 育子, 浅井 哲也, "Turingパターンを発生するシンプルな反応拡散セルオートマトンモデルとその集積回路化〜縞・斑点画像復元の応用に向けて," 電子情報通信学会 非線形問題研究会, (東京), 2005年3月.
  393. 大矢 剛嗣, 浅井 哲也, 加賀谷 亮, 廣瀬 哲也, 雨宮 好仁, "単電子ニューロデバイスの熱雑音特性に関する数値的考察," 電子情報通信学会 SDM/ED合同研究会, (札幌), 2005年1月.
  394. 廣瀬 哲也, 松岡 俊匡, 谷口 研二, 浅井 哲也, 雨宮 好仁, "CMOS弱反転領域で動作する電源回路の設計に関する研究," 第8回システムLSIワークショップ, pp. 227-230, (北九州), 2004年11月.
  395. 中田 一紀, 浅井 哲也, 雨宮 好仁, "歩行運動を制御する結合神経振動子系の集積回路化〜弱反転領域で動作する電流モード結合神経振動子回路," 電子情報通信学会 ニューロコンピューティング研究会, (北九州), 2004年11月.
  396. 大矢 剛嗣, Schmid A., 浅井 哲也, Leblebici Y., 雨宮 好仁, "エラー補償アーキテクチャを応用した単電子スパイクニューロン回路," 電子情報通信学会 ニューロコンピューティング研究会, (北九州), 2004年11月.
  397. 高橋 基容, 大矢 剛嗣, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, "少数キャリア拡散を利用したCMOS反応拡散デバイス," 電子情報通信学会ソサイエティ大会, (徳島), 2004年9月.
  398. 加賀谷 亮, 大矢 剛嗣, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "量子ナノ構造を用いた反応拡散型ニューラルネットワークの構成法," 電子情報通信学会ソサイエティ大会, (徳島), 2004年9月.
  399. 加賀谷 亮, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "セルオートマトンBZ反応モデルの集積回路化と計算機科学への応用," 日本物理学会秋季大会, (青森), 2004年9月.
  400. 加賀谷 亮, 大矢 剛嗣, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "単電子スパイクニューロンによる抑制型相互結合ニューラルネットの温度特性," 日本神経回路学会第14回全国大会, (京都), 2004年9月.
  401. 廣瀬 哲也, 吉村 隆治, 井戸 徹, 松岡 俊匡, 谷口 研二, 浅井 哲也, 雨宮 好仁, "極低消費電力品質モニタ回路," 電子情報通信学会 集積回路研究会, pp. 59-64, (豊橋), 2004年7月.
  402. 浅井 哲也, 大矢 剛嗣, 雨宮 好仁, 福井 孝志, "量子ナノ構造による反応拡散コンピューティング," 第2回ナノテクノロジー総合シンポジウム公募セッション, (東京), 2004年3月.
  403. 中田 一紀, 浅井 哲也, 雨宮 好仁, "歩行運動を制御する結合神経振動子系の集積回路化〜ダイナミックシナプスを導入した神経振動子回路," 電子情報通信学会 ニューロコンピューティング研究会, (東京), 2004年3月.
  404. 大矢 剛嗣, 高橋 良幸, 浅井 哲也, 雨宮 好仁, "量子ドット反応拡散デバイスを利用した経路検索," 応用物理学会春季大会, (東京), 2004年3月.
  405. 高橋 良幸, 大矢 剛嗣, 浅井 哲也, 雨宮 好仁, "単電子結合振動子の非線形ダイナミクス," 応用物理学会春季大会, (東京), 2004年3月.
  406. 松原 裕, 金澤 雄亮, 浅井 哲也, 雨宮 好仁, "反応拡散セルオートマトンLSIの設計と計算幾何学への応用〜ボロノイ図と細線化," 電子情報通信学会 非線形問題研究会, (東京), 2004年3月.
  407. 加賀谷 亮, 池辺 将之, 浅井 哲也, 雨宮 好仁, 大住 勇治, 金高 達也, "バラツキ補償リセットのCMOSイメージセンサ回路," 電子情報通信学会総合大会, (東京), 2004年3月.
  408. 高橋 基容, 大矢 剛嗣, 浅井 哲也, 雨宮 好仁, "少数キャリアの拡散を利用した反応拡散デバイス," 電子情報通信学会総合大会, (東京), 2004年3月.
  409. 大矢 剛嗣, 高橋 良幸, 浅井 哲也, 雨宮 好仁, "単電子回路を用いた反応拡散デバイスとその応用," 電子情報通信学会総合大会シンポジウム講演(新概念VLSI -先進アーキテクチャ, 新回路・デバイス技術-), (東京), 2004年3月.
  410. 浅井 哲也, 金澤 雄亮, 雨宮 好仁, "生体様CMOSファミリーの開発と現状〜スパイクニューロン・減衰シナプスのLSI化と応用," 電子情報通信学会総合大会シンポジウム講演(新概念VLSI -先進アーキテクチャ, 新回路・デバイス技術-), (東京), 2004年3月.
  411. 大黒 高寛, 浅井 哲也, 雨宮 好仁, "Turing反応拡散系を模擬するアナログCMOS回路," 電子情報通信学会 非線形問題研究会, (北九州), 2003年11月.
  412. 中田 一紀, 浅井 哲也, 雨宮 好仁, "生物規範型の移動運動を制御するアナログCMOS回路〜センサフィードバックに対する周波数/振幅変調特性," 電子情報通信学会 ニューロコンピューティング研究会, (北九州), 2003年11月.
  413. 加賀谷 亮, 金澤 雄亮, 浅井 哲也, 雨宮 好仁, 池辺 将之, 大住 勇治, 金高 達也, "CMOSイメージセンサに適した機能的リセット方式," 第7回システムLSIワークショップ, (北九州), 2003年11月.
  414. 池辺 将之, 大住 勇治, 浅井 哲也, 雨宮 好仁, "CMOSイメージセンサに適した機能的リセット方式の検討," 電子情報通信学会 集積回路研究会, (豊橋), 2003年9月.
  415. 中田 一紀, 浅井 哲也, 雨宮 好仁, "Wilson-Cowan 神経振動子モデルに基づくアナログCPG回路の構成," 日本神経回路学会第13回全国大会, (東京), 2003年9月.
  416. 金澤 雄亮, 浅井 哲也, 雨宮 好仁, "減衰シナプスのハードウェア化とパターン認識への応用," 日本神経回路学会第13回全国大会, (東京), 2003年9月.
  417. 大矢 剛嗣, 上野 友邦, 浅井 哲也, 雨宮 好仁, "量子ドット集積体を用いた反応拡散デバイス," 応用物理学会秋季大会, (福岡), 2003年9月.
  418. 高橋 良幸, 大矢 剛嗣, 浅井 哲也, 雨宮 好仁, "単電子回路における非線形写像," 応用物理学会秋季大会, (福岡), 2003年9月.
  419. 金澤 雄亮, 浅井 哲也, 雨宮 好仁, "フリーソフトで構築するVLSI設計環境とVDEC-MOSISチップ共同試作プロジェクト," 平成15年度VDECデザイナーズフォーラム, (北海道石狩郡), 2003年8月.
  420. 中田 一紀, 浅井 哲也, 雨宮 好仁, "生物規範型の移動運動を制御するアナログCMOS回路〜Amari-Hopfield アナログCPG回路とWilson-Cowan アナログCPG回路の比較," 電子情報通信学会 ニューロコンピューティング研究会, (玉川), 2003年3月.
  421. 金澤 雄亮, 浅井 哲也, 雨宮 好仁, "減衰シナプスを用いた適応型スパイクニューラルネットのアナログCMOS回路化," 電子情報通信学会 ニューロコンピューティング研究会, (玉川), 2003年3月.
  422. 大矢 剛嗣, 上野 友邦, 浅井 哲也, 雨宮 好仁, "量子ドットによる反応拡散系の構成," 応用物理学会春季大会, (神奈川), 2003年3月.
  423. 高橋 良幸, 大矢 剛嗣, 浅井 哲也, 雨宮 好仁, "多重トンネル接合による量子ドット振動子," 応用物理学会春季大会, (神奈川), 2003年3月.
  424. 大黒 高寛, 浅井 哲也, 雨宮 好仁, "チューリング反応拡散系を模擬するアナログCMOS回路の設計," 電子情報通信学会総合大会, (仙台), 2003年3月.
  425. 神谷 泰史, 金澤 雄亮, 浅井 哲也, 雨宮 好仁, "サブスレッショルド領域で動作するアナログCMOS回路によるカオス発生器," 電子情報通信学会総合大会, (仙台), 2003年3月.
  426. 大矢 剛嗣, 上野 友邦, 浅井 哲也, 雨宮 好仁, "量子ドット集積体による反応拡散系," 電子情報通信学会 シリコン材料・デバイス研究会, (札幌), 2003年2月.
  427. 大矢 剛嗣, 山田 崇史, 浅井 哲也, 雨宮 好仁, "単電子回路による多値ホップフィールドネットワーク," 電子情報通信学会 ニューロコンピューティング研究会, (札幌), 2003年2月.
  428. 中田 一紀, 秋田 純一, 浅井 哲也, 雨宮 好仁, "スパイクソーティングをオンラインで行う多チャンネル独立成分解析システム," 第6回システムLSIワークショップ, (滋賀), 2002年11月.
  429. 中田 一紀, 浅井 哲也, 雨宮 好仁, "生物規範型の移動運動を制御するアナログCMOS回路〜リズム協調運動を制御するCPGの集積回路化," 電子情報通信学会 ニューロコンピューティング研究会, (北九州), 2002年11月.
  430. 山田 崇史, 本間 慶正, 浅井 哲也, 雨宮 好仁, "アナテジ混載オシレータLSIによる分散PLLネットワークのハードウェアエミュレーション," 電子情報通信学会 集積回路研究会, (浜松), 2002年9月.
  431. 上野 友邦, 浅井 哲也, 福井 孝志, 雨宮 好仁, "量子ドット結合振動子系における動的パターンの形成," 応用物理学会秋季大会, (新潟), 2002年9月.
  432. 大矢 剛嗣, 浅井 哲也, 福井 孝志, 雨宮 好仁, "単電子箱を用いた多数決論理デバイス," 応用物理学会秋季大会, (新潟), 2002年9月.
  433. 金澤 雄亮, 浅井 哲也, 雨宮 好仁, "CDMA方式を使ったホップフィールドネット集積アーキテクチャ," 日本神経回路学会第12回全国大会, (鳥取), 2002年9月.
  434. 浅井 哲也, 中田 一紀, 雨宮 好仁, "モダンニューラルネットのハードウェアエミュレーション 〜スパイクニューロンとダイナミックシナプスをアナログVLSI化する," 日本神経回路学会第12回全国大会, (鳥取), 2002年9月.
  435. 山田 崇史, 浅井 哲也, 雨宮 好仁, "半導体の少数キャリア拡散を利用した神経細胞デバイスの構成," 電子情報通信学会ソサイエティ大会, (宮崎), 2002年9月.
  436. 大黒 高寛, 浅井 哲也, 雨宮 好仁, "拡散現象を模擬するアナログCMOS回路," 電子情報通信学会ソサイエティ大会, (宮崎), 2002年9月.
  437. 本間 慶正, 山田 崇史, 浅井 哲也, 雨宮 好仁, "アナログ抵抗回路網を用いたセルオートマトンLSIの設計," 電子情報通信学会ソサイエティ大会, (宮崎), 2002年9月.
  438. 浅井 哲也, 雨宮 好仁, "非線形アナログ集積回路と反応拡散チップ:指紋画像修復を行うインテリジェント視覚センサ," 映像情報メディア学会 情報センシング研究会, (東京), 2002年6月.
  439. 浅井 哲也, 金澤 雄亮, 大黒 高寛, 雨宮 好仁, "スパイクタイミングに基づく脳型競合プロセッサの試作と評価," ロボティクス・メカトロニクス講演会2002, (島根), 2002年6月.
  440. 浅井 哲也, 山田 崇史, 雨宮 好仁, "半導体の少数キャリア拡散を利用したCMOS反応拡散デバイス," 電子情報通信学会総合大会, (東京), 2002年3月.
  441. 山田 崇史, 本間 慶正, 浅井 哲也, 雨宮 好仁, "BZ反応拡散チップ: アナログセルオートマトンモデルとそのハードウェア実装," 電子情報通信学会総合大会, (東京), 2002年3月.
  442. 上野 友邦, 浅井 哲也, 福井 孝志, 雨宮 好仁, "量子ドット結合振動子系におけるパルス波の伝搬," 応用物理学会春季大会, (神奈川), 2002年3月.
  443. 大矢 剛嗣, 浅井 哲也, 福井 孝志, 雨宮 好仁, "単電子回路による多数決論理デバイス," 応用物理学会春季大会, (神奈川), 2002年3月.
  444. 林 秀樹, 山田 崇史, 浅井 哲也, 雨宮 好仁, "時間領域の神経競合を模するアナログVLSI ," 電子情報通信学会 ニューロコンピューティング研究会, NC2001-172, (玉川), 2002年3月.
  445. 金澤 雄亮, 山田 崇史, 浅井 哲也, 雨宮 好仁, "近接電場作用およびCDMA通信方式に基づく無線シナプス/ニューロデバイス ," 電子情報通信学会 ニューロコンピューティング研究会, NC2002-173, (玉川), 2002年3月.
  446. 山田 崇史, 浅井 哲也, 雨宮 好仁, "半導体の少数キャリアを利用した反応拡散デバイス," 電子情報通信学会 非線形問題研究会, NLP2001-132, (東京), 2002年3月.
  447. 大黒 高寛, 西宮 優作, 浅井 哲也, 雨宮 好仁, "CMOS反応拡散回路によるチューリングパターンの発生," 電子情報通信学会 非線形問題研究会, NLP2001-131, (東京), 2002年3月.
  448. 大矢 剛嗣, 浅井 哲也, 福井 孝志, 雨宮 好仁, "単電子回路による多数決論理デバイス," 電子情報通信学会 電子デバイス/シリコン材料・デバイス研究会, ED2001-245, (札幌), 2002年1月.
  449. 水木 誠, 浅井 哲也, 秋田 純一, "アナログ-ディジタル混載型ハフ変換LSIの設計・試作," 第5回システムLSIワークショップ, (小倉), 2001年11月.
  450. 林 秀樹, 浅井 哲也, 雨宮 好仁, "超低消費電力シリコン神経細胞:アナログVLSI化と時間領域での競合動作," 日本神経回路学会第11回全国大会, pp. 145-146, (奈良), 2001年9月.
  451. 浅井 哲也, 福井 孝志, 雨宮 好仁, "量子ナノ構造による反応拡散デバイス," 応用物理学会秋季大会, (豊田), 2001年9月.
  452. 上野 友邦, 浅井 哲也, 福井 孝志, 雨宮 好仁, "量子ドットによる結合振動子〜非線形振動と引き込み現象," 応用物理学会秋季大会, (豊田), 2001年9月.
  453. 山田 崇史, 浅井 哲也, 雨宮 好仁, "電流モードPWM回路を用いた方位検出アナログビジョンチップの開発," 電子情報通信学会ソサイエティ大会, (東京), 2001年9月.
  454. 加藤 博武, 浅井 哲也, 雨宮 好仁, "非一様な空間構造を自己生成するVolterra反応拡散チップの開発," 電子情報通信学会ソサイエティ大会, (東京), 2001年9月.
  455. 林 秀樹, 浅井 哲也, 雨宮 好仁, "スパイクタイミングに基づく神経競合網のアナログCMOS回路設計," 電子情報通信学会ソサイエティ大会, (東京), 2001年9月.
  456. 西宮 優作, 浅井 哲也, 雨宮 好仁, "チューリングモデルの回路化," 電子情報通信学会ソサイエティ大会, (東京), 2001年9月.
  457. 花田 康平, 浅井 哲也, 雨宮 好仁, "アナログ・ディジタル混載視覚回路〜時間差加重フィルタリングによる動き検出," 電子情報通信学会ソサイエティ大会, (東京), 2001年9月.
  458. 山田 崇史, 幸谷 真人, 浅井 哲也, 雨宮 好仁, "局所画像の特徴抽出に特化したHough変換応用モデルとその集積回路化," 日本機械学会 ロボティクス・メカトロニクス研究会, 2P1-N6, (高松), 2001年6月.
  459. 浅井 哲也, "反応拡散チップ〜反応拡散系をシリコンLSI上に実現する," 応用物理学会春季大会シンポジウム講演, (東京), 2001年3月.
  460. 加藤 博武, 浅井 哲也, 雨宮 好仁, "画像のラベル付けを行うLotka-Volterra拡散振動系のCMOS回路化," 電子情報通信学会総合大会, (滋賀), 2001年3月.
  461. 林 秀樹, 浅井 哲也, 雨宮 好仁, "散逸的な縞状パターンの生成と修復を行うアナログ反応拡散回路," 電子情報通信学会総合大会, (滋賀), 2001年3月.
  462. 西宮 優作, 浅井 哲也, 雨宮 好仁, "半導体の少数キャリアを利用した反応拡散デバイス," 電子情報通信学会総合大会, (滋賀), 2001年3月.
  463. 浅井 哲也, 加藤 博武, 雨宮 好仁, "超低消費電力CMOS神経振動子ネットワークのアナログ集積回路化," 電子情報通信学会 ニューロコンピューティング研究会, NC2000-154, (玉川), 2001年3月.
  464. 浅井 哲也, 雨宮 好仁, "非線形アナログ集積回路と反応拡散チップ〜自然界の生き生きとした非線形現象を模倣する," 第4回システムLSIワークショップ, (滋賀), 2000年11月.
  465. 浅井 哲也, 砂山 辰彦, 雨宮 好仁, "非線形アナログ集積回路と反応拡散チップ〜反応拡散系をシリコンチップ上に実現する," 電子情報通信学会 非線形問題研究会, NLP2000-79, (京都), 2000年10月.
  466. 加藤 博武, 浅井 哲也, 雨宮 好仁, "CMOSデバイスの非線形特性を利用した反応拡散システム〜Wilson-Cowan型回路とLotka-Volterra回路," 電子情報通信学会 非線形問題研究会, NLP2000-81, (京都), 2000年10月.
  467. 西宮 優作, 浅井 哲也, 雨宮 好仁, "化学反応系のアナログ回路化手法〜ブリュセレータの回路化〜," 電子情報通信学会 非線形問題研究会, NLP2000-80, (京都), 2000年10月.
  468. 浅井 哲也, 雨宮 好仁, "神経緩和振動子を具現する超低消費電力CMOSアナログ集積回路," 第23回日本神経科学大会 第10回日本神経回路学会大会 合同大会, (横浜), 2000年9月.
  469. 浅井 哲也, 雨宮 好仁, "非線形アナログ集積回路と反応拡散チップ〜自然界の生き生きとした非線形現象を模倣する," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
  470. 加藤 博武, 浅井 哲也, 雨宮 好仁, "非線形振動子を用いた反応拡散回路 I :Lotka-Volterra型振動子," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
  471. 林 秀樹, 浅井 哲也, 雨宮 好仁, "非線形振動子を用いた反応拡散回路II: Wilson-Cowan神経振動子," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
  472. 西宮 優作, 浅井 哲也, 雨宮 好仁, "非線形アナログ回路による反応拡散システム〜ブリュセレータの回路化," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
  473. 砂山 辰彦, 西宮 優作, 浅井 哲也, 雨宮 好仁, "BZ反応を模擬するセルオートマトンLSI〜反応拡散系をシリコンチップ上に実現する," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
  474. 幸谷 真人, 浅井 哲也, 雨宮 好仁, "局所画像の特徴検出に特化したアナログHough変換チップ," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
  475. 浅井 哲也, 幸谷 真人, 雨宮 好仁, "生体様ビジョンチップを用いた動き検出システム," 日本機械学会 ロボティクス・メカトロニクス研究会, 1A1-50-065, (熊本), 2000年5月.
  476. 浅井 哲也, 雨宮 好仁, 小柴 正則, "二分決定グラフにもとづくフォトニック結晶集積デバイス," 電子情報通信学会総合大会シンポジウム講演, (広島), 2000年3月.
  477. 浅井 哲也, 雨宮 好仁, "アナログ-ディジタル混載型ハフ変換LSIの設計," 電子情報通信学会総合大会, (広島), 2000年3月.
  478. 砂山 辰彦, 池辺 将之, 浅井 哲也, 雨宮 好仁, "νMOS画像処理システムによる移動物体の検出," 電子情報通信学会総合大会, (広島), 2000年3月.
  479. 幸谷 真人, 浅井 哲也, 雨宮 好仁, "アナログ-ディジタル混載型CMOS回路による二次元動き検出," 電子情報通信学会総合大会, (広島), 2000年3月.
  480. 林 秀樹, 浅井 哲也, 雨宮 好仁, "アナログ電子回路化に適した相対奥行き検出モデル," 電子情報通信学会総合大会, (広島), 2000年3月.
  481. 加藤 博武, 浅井 哲也, 雨宮 好仁, "視覚対象に追従するアナログ電子回路の試作と評価," 電子情報通信学会総合大会, (広島), 2000年3月.
  482. 浅井 哲也, 雨宮 好仁, "視覚対象の方位選択を行うアナログハフ変換LSIの設計," 電子情報通信学会 ニューロコンピューティング研究会, NC99-179, (玉川), 2000年3月.
  483. 幸谷 真人, 浅井 哲也, 雨宮 好仁, "二次元局所速度の重み付けスカラー和による動き方向検出モデルのアナログ集積回路設計," 第3回システムLSIワークショップ, (滋賀), 1999年11月.
  484. 浅井 哲也, 雨宮 好仁, "相関型動き検出アナログ電子回路による三次元奥行き計測," 日本神経回路学会第9回全国大会, P1-30, (札幌), 1999年9月.
  485. 浅井 哲也, 幸谷 真人, 雨宮 好仁, "二次元局所速度の重み付けスカラー和による動き方向検出神経場モデル," 電子情報通信学会ソサイエティ大会 シンポジウム講演, (船橋), 1999年9月.
  486. 幸谷 真人, 浅井 哲也, 雨宮 好仁, "二次元動き方向選択性を持つ神経ネットワークのアナログ電子回路設計," 電子情報通信学会ソサイエティ大会, (船橋), 1999年9月.