北海道大学 大学院情報科学研究院

卒業生とその進路

雑音を利用する生体の初期視覚システムに学んだ機能LSIに関する研究


宇田川 玲

2010 年度 卒 ／博士（工学）
平成20年度〜22年度 日本学術振興会特別研究員, 平成20年8月〜9月 理化学研究所脳科学総合研究センター 研修生

博士論文の概要

近年の環境保全とエネルギー消費への意識の高まりから、これまで以上に低消費電力かつインテリジェントな情報処理を行なうコンピュータの実現が期待されている。半導体プロセスの微細化はLSIの低消費電力化、高集積化へつながるため、微細化を進めることがその実現への近道といえる。事実、LSIの微細化により、モバイル情報機器はバッテリ駆動時間を犠牲にせずより高速のプロセッサを搭載するようになっている。一方で、半導体プロセスルールがナノスケールになったことで、素子バラツキや環境雑音が回路特性に大きな影響を及ぼすようになった。これまでゆらぎや雑音は半導体プロセスの面や半導体プロセスの後処理などの面から多大なコストをかけて排除されてきたが、微細化と低電圧化によりさらに厳しい状況になっている。微細化の極端な例として、単電子トランジスタ(Single Electron Transistor, SET)と呼ばれる次世代情報処理デバイスをとりあげる。これは電子一つで制御できるトランジスタであり、現行のトランジスタと比較して格段に低い消費電力で動作する。しかし熱ゆらぎや微細な電気的な変化によって電子トンネリングが起きてしまうため、低温(数K)かつ非常に精度の高い製造技術が必要となる。

一方で生体のもつ脳は低消費電力でインテリジェントな情報処理が可能な系である。ヒトの脳は非常に高度で複雑な処理が可能であるのに関わらず、10W程度の消費電力しかない。もしコンピュータでこの処理をエミュレートした場合、例えば、ヒトの脳の数分の一の大きさしかないネズミの脳のごく一部をエミュレートするだけでも数千Wもの消費電力が必要となる。通常のLSIはノイマン型アーキテクチャを用いてブール代数による計算を行なうコンピュータであり、脳(ニューラルネットワーク)が用いる計算方式とまったく異なることがその一因である。ここで脳の構造をできるだけ直接的にハードウェア化する手法として、C. MeadらによりNeuromorphic Engineeringと呼ばれる開発手法が提案された。この手法を用いた場合回路素子の特性を生かした設計であるため、低消費電力かつコンパクトな回路となる。実際にその回路を試作して試験した場合、シミュレーションと比較し性能が劣化する欠点がある。これは、トランジスタの特性を生かした設計であるため、製造時のトランジスタの特性バラツキが直接回路性能に影響を及ぼす。また、環境雑音にも強く影響されるため、回路はシールドしたうえで雑音の影響をできるだけ受けないよう設計を行なう必要がある。ここで生体のニューラルネットワークにおける基本演算素子であるニューロンを考える。この素子は生体内で生成される素子であるため、我々の半導体プロセスで製造されるトランジスタと比較すると、特性バラツキが大きいことが容易に想像できる。さらに脳内には様々な機能を有するニューラルネットワークが無数にからみあうように存在しており、それらはお互い雑音源となる。このことからニューラルネットワークは常に劣悪な環境にあり、本来の性能を発揮できていないということになる。ところが、これら雑音によって性能が上昇しているという実験結果が多数示されている。例えば、ザリガニの感覚神経の実験によれば、この感覚系のSNRは雑音がまったく存在しない環境より少し雑音が存在している環境の方が高くなったという。また、コオロギの気流感覚系は空気分子一つの動きをとらえることができるほど高感度だが、その感度の高さゆえ自らの熱雑音さえ時折検出してしまうという。その熱雑音を用いることで本来検出できない微弱な分子の動きを確率的にとらえることができる。この実験結果が示唆しているのは、それらの特性バラツキ、雑音源がニューラルネットワークが正しく機能するのに必要であるということだ。脳は自然環境を生き抜くため進化し適応してきたのだから、自然の雑多な環境で最も高い性能を発揮するよう進化した。上記の現象は「確率共鳴」として知られている非線形現象であり、生体が雑音を積極活用していることを示すものである。この仕組みを集積回路の設計に応用できれば、現在LSIがさらされている雑音や特性バラツキによる回路性能の劣化を改善できるかもしれない。

雑音や特性バラツキを積極利用して動作する集積回路を設計できたならば、そのメリットは多く存在する。特に、スマートセンサネットワークに代表される分散ネットワークにおいて、それぞれの端末(センサ)は限られたエネルギー供給で動作することを要求されており、さらに設置される環境も一様ではなく、雑音に対して充分な耐性をもつようマージンをとる必要がある。このような環境モニタセンサに本手法を用いれば環境雑音を活用することができるため、有効である。センサに用いるものとして脳の視覚系に着目した。視覚系は微弱信号検出などのLSIにとって有用な機能が多く存在し他の系と比較してネットワークの構造および機能がよく研究されているため、回路化に適している。

本博士論文ではまず、網膜に存在する視細胞の生理学実験から得られた見地を元に「確率共鳴」現象に着目し、その現象を用いて特に低い電源電圧で動作するロジックメモリ回路を開発した。確率共鳴現象とは、系が本来応答できないような入力信号が与えられた時、外部から中程度の雑音が与えられると入力の検出精度が最大になる現象のことである。中でも双安定系は本質的に2つの状態を保持する動作であるためロジックメモリ電子回路へ応用できる。今回ニューロンの動作を模擬した単純な構成のロジックメモリ回路を作成し、その低電圧化と雑音利用の可能性について検討した。その結果、提案回路は一般よりも低い電源電圧で動作するため通常のラッチ回路で構成されたメモリセルと比較して1/100程度の小さな消費電力で動作する事が確認できた。さらに入力信号振幅が制限されている時、回路に雑音を加えると確率共鳴の効果でエラー率が低減する事を回路シミュレーションにより明らかにした。

次に、暗画像検出に用いるイメージセンサへの応用を目的として、フォトセンサ間の特性ばらつきを低減できる受容野ネットワークモデルを構築し、その理論解析を行なった。微弱光検出には先に述べた「確率共鳴」が有効だが、フォトセンサ間にバラツキがあるとそのバラツキまで確率共鳴により検出されてしまう。そこで感覚神経に特有の「受容野」という概念をセンサ設計に応用する。単一のフォトレセプタ(センサ)の出力は網膜から外側膝状体(Lateral Geniculate Nucleus, LGN)を経て大脳の視覚野へと至る過程で多数のニューロンへ投影される。この投影される範囲を「受容野」とよびこれが素子間のバラツキを効果的に抑制している。ここで、「確率共鳴」と「受容野」をとりいれた数理モデルを構築し、これら二つの概念により微弱光を効果的に検出できSNRが最大になることを数値シミュレーションにより確認した。さらになぜ受容野の概念が素子間バラツキの抑制に効果があるのか、どの程度のサイズの受容野がハードウェア実装の時に最適なのかを理論的に解明した。

また、網膜から得た視覚情報より眼球運動を制御する前庭眼反射(Vestibulo Ocular Reflex, VOR)と呼ばれる機能を元に、高速パルス密度変調を行なうアナログ集積回路を設計した。VORとは頭が回転した時眼球を反対方向に回転させることで注視しているものがぶれないように補正する機能である。VORネットワーク内に存在するニューロンは低速であり頭の回転速度に対して追従する事ができない。しかし、複数個のニューロンに特性バラツキが存在しておりそれぞれ雑音の影響下にあるとき頭の回転速度に対してネットワーク全体が追従できるようになる。この機能を応用すると、低速だが低消費電力かつコンパクトな電子回路を複数集積することで消費電力を抑えつつ必要な性能を得る事が可能となる。低速動作を目的としたニューロン型PDM電子回路を作成することで集積度に比例して処理周波数が線形に増加する事を回路シミュレーションおよび電子回路実験により確認することができた。

そして、網膜から脳の上丘(Superior Colliculus, SC)へ至る経路での生理学実験から、雑音を利用して位相同期を行なうオンチップクロック源回路の開発を行なった。これは互いに完全に独立したニューロン同士が定常入力では同期せず雑音入力により同期するという「雑音誘起同期現象」を利用したものである。ここで、周期的に発火するパルスニューロンを論理回路で用いるクロック発生器とみなし、クロック信号が必要な要素回路近傍にニューロン回路を分配する。その上で雑音をチップ全体に与えることによりチップ内全てのニューロン回路が同期するため、位相遅れの無いクロック信号分配が実現できる。回路シミュレーションおよび電子回路実験より、雑音を与えた時全てのクロック源回路が同期する事が確認でき、また分配したいクロック周波数に対してノイズの周波数帯域は1/2程度で済む事がわかった。

最後に大脳の一次視覚野(Primary Visual Cortex)に存在する負のフィードバックを持ったニューラルネットワークより1bit ∆-Σ型アナログ-デジタル変調器(ADC)を作成した。効果的に雑音をとりいれるため、トランジスタをしきい値以下でバイアスするサブスレッショルドCMOS集積回路の設計手法を用いている。回路シミュレーションよりネットワーク回路は出力に含まれる低周波のノイズを高周波に転送する「ノイズシェイピング」機能を持つためネットワークを構成しない回路と比較して高いSNRを実現できた。また通常の雑音利用を行なわない1bit ADCと比較して1/10程度の消費電力である事がわかった。

学術論文

  1. Utagawa A., Asai T., and Amemiya Y., "Noise-induced phase synchronization among analog MOS oscillator circuits," Fluctuation and Noise Letters, vol. 11, no. 2, pp. 1250007/1-11 (2012).
  2. Utagawa A., Asai T., and Amemiya Y., "Stochastic resonance in simple analog circuits with a single operational amplifier having a double-well potential," Nonlinear Theory and Its Applications, vol. 2, no. 4, pp. 409-416 (2011).
  3. Oya T., Schmid A., Asai T., and Utagawa A., "Stochastic resonance in a balanced pair of single-electron boxes," Fluctuation and Noise Letters, vol. 10, no. 3, pp. 267-275 (2011).
  4. Utagawa A., Asai T., and Amemiya Y., "High-fidelity pulse density modulation in neuromorphic electric circuits utilizing natural heterogeneity," Nonlinear Theory and Its Applications, vol. 2, no. 2, pp. 218-225 (2011).
  5. Utagawa A., Sahashi T., Asai T., and Amemiya Y., "Stochastic resonance in an array of locally-coupled McCulloch-Pitts neurons with population heterogeneity," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E92-A, no. 10, pp. 2508-2513 (2009).
  6. （解説記事）浅井 哲也, 宇田川 玲, 雨宮 好仁, "ゆらぎを積極的に利用する生体様ハードウェア--雑音を利用したオンチップマルチクロック源--," 日本神経回路学会誌, vol. 15, no. 1, pp. 18-26 (2008).
  7. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise-induced synchronization among sub-RF CMOS analog oscillators for skew-free clock distribution," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E91-A, no. 9, pp. 2475-2481 (2008).
  8. Utagawa A., Asai T., Hirose T., and Amemiya Y., "An inhibitory neural-network circuit exhibiting noise shaping with subthreshold MOS neuron circuits," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E90-A, no. 10, pp. 2108-2115 (2007).

書籍／チャプター

  1. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise shaping pulse-density modulation in inhibitory neural networks with subthreshold neuron circuits," Brain-Inspired IT III, Natsume K., Hanazawa A., and Miki T., Eds, International Congress Series, vol. 1301, pp. 71-74, Elsevier, Netherlands (2007).

招待講演／セミナー

  1. 宇田川 玲, "次世代ナノエレクトロニクスに向けたゆらぎの役割と応用〜双安定系を例にとって〜," 第15回情報バイオトロニクス研究会, Sapporo, Japan (Jun. 11, 2010).
  2. Asai T. and Utagawa A., "Noise-driven neural computing on VLSIs," Proceedings of the 18th International Workshop on Post-Binary ULSI Systems, pp. 1-9, Okinawa Industry Support Center, Okinawa, Japan (May 20, 2009).

国際会議

  1. Utagawa A., "Stochastic resonance in bistable electronic systems," Hokkaido University-Seoul National University Joint Symposium on Frontiers in Convergence Science and Technology - Students Session-, Sapporo, Japan (Nov. 25-26, 2010).
  2. Utagawa A., Asai T., and Amemiya Y., "Stochastic resonance in a simple electric circuit having a double-well potential ---Circuit experiments with a single operational amplifier---," Proceedings of 2010 International Symposium on Nonlinear Theory and its Applications, pp. 55-59, Krakow, Poland (Sep. 5-8, 2010).
  3. Utagawa A., Asai T., and Amemiya Y., "Stochastic resonance in neuromorphic semiconductor devices having a double-well potential," Proceedings of the 14th International Conference on Cognitive and Neural Systems, p. 86, Boston, U.S.A. (May 19-22, 2010).
  4. Utagawa A., Asai T., and Amemiya Y., "Neural network circuit exhibiting high-fidelity pulse-density modulation based on a model of vestibulo-ocular reflex," Proceedings of the 3rd International Symposium on Global COE Program of Center for Next-Generation Information Technology Based on Knowledge Discovery and Knowledge Federation, pp. 232-233, Sapporo, Japan (Jan. 18-20, 2010).
  5. Utagawa A., Asai T., and Amemiya Y., "Noise-driven image processing based on array-enhanced stochastic resonance with population heterogeneity," Proceedings of the 2009 International Symposium on Intelligent Signal Processing and Communication Systems, pp. 437-440, Kanazawa, Japan (Dec. 7-9, 2009).
  6. Utagawa A., Asai T., and Amemiya Y., "A noise-driven neuromorphic pulse-density modulator: experimental results with discrete MOS devices," Proceedings of the 2009 International Symposium on Nonlinear Theory and its Applications, pp. 206-209, Sapporo, Japan (Oct. 18-21, 2009).
  7. Utagawa A., Asai T., and Amemiya Y., "Noise-induced phase synchronization among analogue oscillator circuits: Experimental results with discrete MOS devices," Proceedings of the 17th International Workshop on Nonlinear Dynamics of Electronic Systems, pp. 110-113, Rapperswil, Switzerland (Jun. 21-24, 2009).
  8. Utagawa A., Asai T., and Amemiya Y., "High-fidelity neuromorphic pulse-sendity modulator based on a model of vestibulo-ocular reflex," Proceedings of the 13th International Conference on Cognitive and Neural Systems, p. 140, Boston, U.S.A. (May 27-30, 2009).
  9. Utagawa A., Asai T., and Amemiya Y., "High-fidelity pulse-density modulation with noisy neuromorphic circuits based on a model of vestibulo-ocular reflex," Proceedings of the 2009 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 293-296, Honolulu, U.S.A. (Mar. 1-3, 2009).
  10. Sahashi T., Utagawa A., Asai T., and Amemiya Y., "Theoretical analysis of collective stochastic resonance with population heterogeneity," Proceedings of the 2009 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 605-608, Honolulu, U.S.A. (Mar. 1-3, 2009).
  11. Asai T., Utagawa A., and Amemiya Y., "On-chip CMOS clock generators exhibiting noise-induced synchronous oscillation," Proceedings of the 9th Japan-Korea Joint Workshop on Advanced Semiconductor Processes and Equipments, pp. 150-159, Hakodate, Japan (Oct. 9-11, 2008).
  12. Utagawa A., Asai T., Sahashi T., and Amemiya Y., "Stochastic resonance in retinomorphic neural networks with nonidentical photoreceptors and noisy McCulloch-Pitts neurons," Proceedings of the 2008 International Symposium on Nonlinear Theory and its Applications, pp. 124-127, Budapest, Republic of Hungary (Sep. 7-10, 2008).
  13. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise-induced phase synchronization between nonidentical analog CMOS osscillators," Proceedings of the 2008 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 160-163, Gold Coast, Australia (Mar. 6-8, 2008).
  14. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise-induced synchronization among sub-RF CMOS neural oscillators for skew-free clock distribution," Proceedings of the 2007 International Symposium on Nonlinear Theory and its Applications, pp. 329-332, Vancouver, Canada (Sep. 16-19, 2007).
  15. Utagawa A., Asai T., Hirose T., and Amemiya Y., "An inhibitory neural network circuit exhibiting noise shaping with subthreshold MOS neuron circuits," Proceedings of the 2007 RISP International Workshop on Nonlinear Circuits and Signal Processing, pp. 165-168, Shanghai, China (Mar. 3-6, 2007).
  16. Utagawa A., Asai T., Hirose T., and Amemiya Y., "Noise shaping pulse-density modulation in inhibitory neural networks with noise-sensitive subthreshold neuron circuits," Abstracts of the 3rd International Conference of Brain-inspired Information Technology, p. 42, Kitakyushu, Japan (Sep. 27-29, 2006).
  17. Utagawa A., Asai T., Hirose T., and Amemiya Y., "A neuromorphic LSI performing noise-shaping pulse-density modulation with ultralow-power subthreshold neuron circuits," Proceedings of the 10th International Conference on Cognitive and Neural Systems, p. 53, Boston, U.S.A. (May 17-20, 2006).

受賞

  1. 宇田川 玲, 電子情報通信学会 - 北海道支部長賞（大学院部門）, 2008年3月.
  2. Utagawa A., Asai T., Hirose T., and Amemiya Y., "An inhibitory neural network circuit exhibiting noise shaping with subthreshold MOS neuron circuits," The Research Institute of Signal Processing - NSCP'07 Outstanding Student Paper Award, Mar. 2007.

国内学会

  1. 吉田 和徳, 宇田川 玲, 浅井 哲也, 本村 真人, "正帰還アンプのヒステリシスを利用した極低電圧・低消費電力 メモリ回路の試作と評価," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
  2. 松浦 正和, 宇田川 玲, 浅井 哲也, 本村 真人, "微小電流による位相変調が可能なアナログCMOS発振器群における雑音誘起位相同期," 電子情報通信学会非線形問題研究会, (知床), 2011年6月.
  3. 吉田 和徳, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "サブスレッショルド領域で動作するロジックメモリ回路の低電圧化の検討," 電子情報通信学会総合大会, (東京), 2011年3月.
  4. 松浦 正和, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "電流ノイズに鋭敏なCMOS発振器群における雑音誘起位相同期," 電子情報通信学会総合大会, (東京), 2011年3月.
  5. 石村 憲意, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "擬似ダフィン系のアナログ電子回路におけるカオス共鳴," 電子情報通信学会総合大会, (東京), 2011年3月.
  6. 吉田 和徳, 宇田川 玲, 浅井 哲也, 浅井 哲也, 雨宮 好仁, "サブスレッショルド SRAM セルの検討：完全サブスレッショルド型とテイル電流制限型の比較," 電子情報通信学会ソサイエティ大会, (大阪), 2010年9月.
  7. 宇田川 玲, 浅井 哲也, 吉田 和徳, 雨宮 好仁, "電子回路で容易に実装可能な二重井戸ポテンシャル系における確率共鳴〜オペアンプ一個でできる確率共鳴実験〜," 電子情報通信学会 非線形問題研究会, (東京), 2010年3月.
  8. 吉田 和徳, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "確率共鳴を利用した低消費電力 SRAM に関する考察," 電子情報通信学会総合大会, (仙台), 2010年3月.
  9. 宇田川 玲, 浅井 哲也, 雨宮 好仁, "素子バラツキを含んだ階層型ニューラルネットワークにおける確率共鳴現象," 第52回自動制御連合講演会, (大阪), 2009年11月.
  10. 佐橋 透, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "ばらつきを含む多層ニューラルネットワークモデルにおける確率共鳴の理論解析," 電子情報通信学会 非線形問題研究会, (屋久島), 2009年11月.
  11. 浅井 哲也, 宇田川 玲, 雨宮 好仁, "雑音を利用してパルス密度変調を行う神経模倣ハードウェア," 日本物理学会第64回年次大会, (東京), 2009年3月.
  12. 佐橋 透, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "空間ばらつきを持つ受容野モデルにおける確率共鳴の理論解析," 電子情報通信学会総合大会, (松山), 2009年3月.
  13. 宇田川 玲, 浅井 哲也, 雨宮 好仁, "共通雑音により誘起されるハードウェアニューロン群の位相同期現象 〜実環境における評価〜," 日本神経回路学会 第18回全国大会, P2-6, (茨城), 2008年9月.
  14. 佐橋 透, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "空間ばらつきを持つ視細胞の簡易受容野モデルにおける確率共鳴," 日本神経回路学会 第18回全国大会, P2-25, (茨城), 2008年9月.
  15. 宇田川 玲, 浅井 哲也, 雨宮 好仁, "アナログCMOS振動子群の雑音による位相同期手法," VDECデザイナーフォーラム2008, P-01, (東京), 2008年6月.
  16. 佐橋 透, 宇田川 玲, 浅井 哲也, 雨宮 好仁, "しきい素子を利用した確率共鳴現象の回路実験," VDECデザイナーフォーラム2008, P-03, (東京), 2008年6月.
  17. 佐橋 透, 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "しきい素子を用いた確率共鳴現象の電子回路実験〜雑音を利用した微弱信号検出 LSI に向けて〜," 電子情報通信学会総合大会, (北九州), 2008年3月.
  18. 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "雑音を利用したオンチップマルチクロック源の位相同期手法," 第11回システムLSIワークショップ, (北九州), 2007年11月.
  19. 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "相互結合をもたないニューロン電子回路における雑音を使ったタイミングずれの無い位相同期現象," 脳と心のメカニズム 第８回夏のワークショップ, (札幌), 2007年8月.
  20. 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "サブスレッショルドVLSIニューロン回路によるノイズシェーピング・パルス密度変調," 日本神経回路学会 第16回全国大会, (名古屋), 2006年9月.
  21. 宇田川 玲, 浅井 哲也, 廣瀬 哲也, 雨宮 好仁, "ノイズを利用してΔΣ変調を行うサブスレッショルドCMOS回路," 電子情報通信学会総合大会, (東京), 2006年3月.

Copyright © 1999-2024 Tetsuya ASAI & Laboratories for Advanced LSI Engineering (LALSIE), Hokkaido University. All Rights Reserved.