北海道大学 大学院情報科学研究院

卒業生とその進路

単電子回路によるニューラルネットワークの構成に関する研究


山田 崇史

2002 年度 卒 ／博士（工学）
平成12年度〜平成14年度 日本学術振興会特別研究員

博士論文の概要

本研究は、非ノイマン型情報処理アーキテクチャであるニューラルネットワークを、量子効果を利用した単電子回路を用いて構成することによって、新たな情報処理LSIの開拓を目指すものである。単電子回路の特徴である電子の確率的なトンネルリングや、電子のトンネルによる過剰電子の量子化を積極的に利用した回路を用いて、ノイマン型アーキテクチャでは計算量の多いNP問題を解くニューラルネットワークの設計方針を確立するともに、その有効性を示す。

近年、単電子回路に関する研究が盛んに行われている。単電子回路は超高集積化と低消費電力を両立する技術であると期待されている。この背景には、近い将来訪れるであろうトランジスタの微細化限界の問題がある。既存の情報処理の中心的デバイスであるトランジスタは1965年に発表されたムーアの法則に従うように微細化を続けており、最近ではゲート長が6μmのトランジスタの試作に成功している。しかし、今のペースで微細化が進めば、今世紀には物理的な微細化限界が訪れると考えられている。このような微細化領域では、電子は波動性を持つため、従来の粒子性だけを考慮したデバイスは正常な動作が望めなくなるためである。また、微細化技術の発展によって単電子回路の実デバイスの作製が可能になったことも研究の発展に大きく寄与している。

このような微細構造のトンネル接合では、クーロンブロッケード現象を利用して電子のトンネルリングを制御することが可能である。この現象を利用して、CMOSトランジスタのような相補的なスイッチング特性を示す単電子トランジスタをはじめAND/ORなどのバイナリ論理回路、デジタル論理表現の方法の一つである二分決定グラフ（BDD)による論理回路や多値メモリなどさまざまな回路が提案されている。

組合せ最適化問題(Combinatorial Optimization Problem)とは、有限の解集合から目的関数を最大化（または最小化）するものを見つける問題である。従来の手法でこの問題を解くためには解集合の全ての組合せにおける目的関数を計算しなければならない。従って問題の規模に対して指数関数的に計算量が増大し、求解が事実上困難となる。このような問題をNP(Nondeterministic Polynomial)と呼ぶ。NP問題を多項式時間で解くアルゴリズムが存在するかどうかということは現代数学における未解決問題の一つであるが、現在有効なアルゴリズムが発見されていないこともあり、存在しないという予想が一般的である。

組合せ最適化問題の具体例には、指定された都市を巡回して戻ってくる最短の経路を求める巡回セールスマン問題(TSP Traveling Salesman Problem), 価値と重さを持つ様々な品物をある重量制限内で価値の総和の高い組合せを選択するナップサック問題などがある。このような問題はわれわれの周辺にも多く存在する。例えばLSIチップや基板に効率的にトランジスタや部品を配置するというのも組合せ最適化問題の一種である。

このような問題を求める方法として、従来の逐次検索以外にもいくつか手法が提案されている。問題の系と相似な物理系を準備し、その物理系の振る舞いを観測することで解を求めるアナログコンピューティングの手法や、T.Kohonenが開発した自己組織化マップ（SOM：Self Organizing Map）を持ちいる手法、相互結合形ニューラルネットワークなどである。

本研究では、組合せ最適化問題を解く相互結合形ニューラルネットワークの持つ単電子回路における物理現象との共通点に着目し、この共通点を利用した単位回路の実現を目的としている。

学術論文

  1. Inokuchi T., Yamada T., Asai T., and Amemiya Y., "Analog computation using quantum-flux parametron devices," Physica C, vol. 357-360, no. 2, pp. 1618-1621 (2001).
  2. Yamada T., Kinoshita Y., Kasai S., Hasegawa H., and Amemiya Y., "Quantum-dot logic circuits based on the shared binary decision diagram," Japanese Journal of Applied Physics, vol. 40, no. 7, pp. 4485-4488 (2001).
  3. Yamada T., Akazawa M., Asai T., and Amemiya Y., "Boltzmann-machine neural network devices using single-electron tunnelling," Nanotechnology, vol. 12, no. 1, pp. 60-67 (2001).
  4. Tokuda E., Asahi N., Yamada T., and Amemiya Y., "Analog computation using single-electron circuits," Analog Integrated Circuits and Signal Processing, vol. 24, no. 1, pp. 41-49 (2000).
  5. Yamada T. and Amemiya Y., "Multiple-valued logic devices using single-electron circuits," Superlattices and Microstructures, vol. 27, no. 5/6, pp. 607-611 (2000).
  6. Yamada T. and Amemiya Y., "A multiple-valued Hopfield network device using single-electron circuits," IEICE Transactions on Electronics, vol. E82-C, no. 9, pp. 1615-1622 (1999).
  7. Akazawa M., Kanaami K., Yamada T., and Amemiya Y., "Multiple-valued inverter using a single-electron-tunneling circuit," IEICE Transactions on Electronics, vol. E82-C, no. 9, pp. 1607-1614 (1999).

国際会議

  1. Kanazawa Y., Yamada T., Asai T., and Amemiya Y., "Wireless synaptic / neuro devices based on interactions of local electric-fields and CDMA communication technology," 2002 IEEE International Conference on Systems, Man and Cybernetics, WA1P3, Hammamet, Tunisia (Oct. 6-9, 2002).
  2. Yamada T., Honma Y., Asai T., and Amemiya Y., "Reaction-diffusion chip implementing analog cellular-automaton model," Extended Abstracts of the 2002 International Conference on Solid State Devices and Materials, pp. 368-369, Nagoya, Japan (Sep. 17-20, 2002).
  3. Yamada T., Asai T., and Amemiya Y., "An excitable membrane device using minority carrier transport in semiconductors," Proceedings of the 6th International Conference on Cognitive and Neural Systems, II-#37, Boston, U.S.A. (May 29-Jun. 1, 2002).
  4. Inokuchi T., Yamada T., and Amemiya Y., "Analog Computation Using Quantum-Flux Parametron Devices," Abstracts of the 13th International Symposium on Superconductivity, p. 233, Tokyo, Japan (Oct. 14-16, 2000).
  5. Kinoshita Y., Yamada T., Kasai S., Amemiya Y., and Hasegawa H., "Quantum-dot logic systems based on the shared binary-decision diagram," Collected Abstracts of the 2000 International Symposium on Formation Physics and Device Applications of Quantum Dot Structures, p. 124, Sapporo, Japan (Sep. 10-14, 2000).
  6. Yamada T. and Amemiya Y., "Multiple-valued logic devices using single-electron circuits," The International Workshop on Surfaces and Interfaces of Mesoscopic Devices, session 9 (no. 5), Kaanapali, U.S.A. (Dec. 6-10, 1999).
  7. Yamada T., Ikebe M., and Amemiya Y., "A current-mode νMOS circuit for cellular automaton devices," Proceedings of the International Symposium on Future of Intellectual Integrated Electronics, pp. 383-388, Sendai, Japan (Mar. 14-17, 1999).
  8. Asahi N., Yamada T., Akazawa M., and Amemiya Y., "Single-flux-quantum logic devices based on the binary decision diagram," Proceedings of the 11th International Symposium on Superconductivity, pp. 1721-1724, Fukuoka, Japan (Nov. 16-19, 1998).
  9. Akazawa M., Yamada T., and Amemiya Y., "Computer-aided design of single-electron Boltzmann machine neuron circuit," Proceedings of the international conference on Simulation of Semiconductor Processes and Devices, pp. 201-204, Cambridge, U.S.A. (Sep. 8-10, 1997).

国内学会

  1. 大矢 剛嗣, 山田 崇史, 浅井 哲也, 雨宮 好仁, "単電子回路による多値ホップフィールドネットワーク," 電子情報通信学会 ニューロコンピューティング研究会, (札幌), 2003年2月.
  2. 山田 崇史, 本間 慶正, 浅井 哲也, 雨宮 好仁, "アナテジ混載オシレータLSIによる分散PLLネットワークのハードウェアエミュレーション," 電子情報通信学会 集積回路研究会, (浜松), 2002年9月.
  3. 山田 崇史, 浅井 哲也, 雨宮 好仁, "半導体の少数キャリア拡散を利用した神経細胞デバイスの構成," 電子情報通信学会ソサイエティ大会, (宮崎), 2002年9月.
  4. 本間 慶正, 山田 崇史, 浅井 哲也, 雨宮 好仁, "アナログ抵抗回路網を用いたセルオートマトンLSIの設計," 電子情報通信学会ソサイエティ大会, (宮崎), 2002年9月.
  5. 浅井 哲也, 山田 崇史, 雨宮 好仁, "半導体の少数キャリア拡散を利用したCMOS反応拡散デバイス," 電子情報通信学会総合大会, (東京), 2002年3月.
  6. 山田 崇史, 本間 慶正, 浅井 哲也, 雨宮 好仁, "BZ反応拡散チップ: アナログセルオートマトンモデルとそのハードウェア実装," 電子情報通信学会総合大会, (東京), 2002年3月.
  7. 林 秀樹, 山田 崇史, 浅井 哲也, 雨宮 好仁, "時間領域の神経競合を模するアナログVLSI ," 電子情報通信学会 ニューロコンピューティング研究会, NC2001-172, (玉川), 2002年3月.
  8. 金澤 雄亮, 山田 崇史, 浅井 哲也, 雨宮 好仁, "近接電場作用およびCDMA通信方式に基づく無線シナプス／ニューロデバイス ," 電子情報通信学会 ニューロコンピューティング研究会, NC2002-173, (玉川), 2002年3月.
  9. 山田 崇史, 浅井 哲也, 雨宮 好仁, "半導体の少数キャリアを利用した反応拡散デバイス," 電子情報通信学会 非線形問題研究会, NLP2001-132, (東京), 2002年3月.
  10. 山田 崇史, 浅井 哲也, 雨宮 好仁, "電流モードPWM回路を用いた方位検出アナログビジョンチップの開発," 電子情報通信学会ソサイエティ大会, (東京), 2001年9月.
  11. 山田 崇史, 幸谷 真人, 浅井 哲也, 雨宮 好仁, "局所画像の特徴抽出に特化したHough変換応用モデルとその集積回路化," 日本機械学会 ロボティクス・メカトロニクス研究会, 2P1-N6, (高松), 2001年6月.
  12. 山田 崇史, 雨宮 好仁, "量子ドット回路のためのMOS出力バッファの構成," 応用物理学会春季大会, (東京), 2001年3月.
  13. 猪口 誉敏, 山田 崇史, 雨宮 好仁, "磁束量子パラメトロンによるアナログコンピューティング," 電子情報通信学会ソサイエティ大会, (名古屋), 2000年9月.
  14. 山田 崇史, 雨宮 好仁, "量子ドット回路のためのCMOS出力インターフェースの構成," 応用物理学会秋季大会, (東京), 2000年9月.
  15. 木下 純臣, 山田 崇史, 葛西 誠也, 雨宮 好仁, 長谷川 英機, "量子ドット論理システムのための単電子レジスタ回路," 応用物理学会秋季大会, (東京), 2000年9月.
  16. 猪口 誉敏, 山田 崇史, 雨宮 好仁, "磁束量子回路によるアナログコンピューティング," 電子情報通信学会総合大会, (広島), 2000年3月.
  17. 山田 崇史, 葛西 誠也, 雨宮 好仁, 長谷川 英機, "量子ドットアレイによるグラフ論理システム," 応用物理学会春季大会, (東京), 2000年3月.
  18. 木下 純臣, 山田 崇史, 葛西 誠也, 雨宮 好仁, 長谷川 英機, "共有二分決定グラフにもとづく量子ドット回路の設計," 応用物理学会春季大会, (東京), 2000年3月.
  19. 山田 崇史, 木下 純臣, 葛西 誠也, 雨宮 好仁, 長谷川 英機, "量子ドットアレイによるグラフ論理システム," 電子情報通信学会 電子デバイス研究会, ED99-306, 2000年2月.
  20. 山田 崇史, 猪口 誉敏, 雨宮 好仁, "磁束量子回路によるアナログコンピューティング—磁束量子パラメトロンで組み合わせ問題を解く—," 電子情報通信学会 超伝導エレクトロニクス研究会, SCE99-26, 1999年10月.
  21. 猪口 誉敏, 山田 崇史, 雨宮 好仁, "磁束量子を信号担体とするグラフ論理回路," 電子情報通信学会ソサイエティ大会, (船橋), 1999年9月.
  22. 猪口 誉敏, 山田 崇史, 朝日 昇, 雨宮 好仁, "リードマラーグラフにもとづく磁束転送論理回路," 電子情報通信学会総合大会, 1999年3月.
  23. 山田 崇史, 朝日 昇, 雨宮 好仁, "単電子回路による多値状態ニューロンデバイス〜2次関数の整数計画問題を解くニューラルネットワーク," 電子情報通信学会総合大会, 1999年3月.
  24. 山田 崇史, 赤澤 正道, 雨宮 好仁, "単電子回路によるボルツマンデバイス," 電子情報通信学会 ニューロコンピューティング研究会, NC98-113, 1999年3月.
  25. 山田 崇史, 朝日 昇, 雨宮 好仁, "磁束量子を利用したペトリネットデバイス," 電気学会 計測研究会, IM-99-11, (東京), 1999年2月.
  26. 朝日 昇, 山田 崇史, 赤澤 正道, 雨宮 好仁, "二分決定グラフにもとづく磁束転送論理回路〜32ビット加算器の回路設計," 電子情報通信学会 超伝導研究会, SCE43-50, 1998年11月.
  27. 山田 崇史, 朝日 昇, 雨宮 好仁, "磁束転送回路によるベトリネットデバイス," 電子情報通信学会 超伝導研究会, SCE51-56, 1998年11月.

Copyright © 1999-2024 Tetsuya ASAI & Laboratories for Advanced LSI Engineering (LALSIE), Hokkaido University. All Rights Reserved.