単電子デバイスによる多数決論理回路

大矢 剛嗣[†] 浅井 哲也[†] 福井 孝志[‡] 雨宮 好仁[†]

北海道大学 十工学部電子工学科

‡量子集積エレクトロニクス研究センター

〒060-8628 札幌市北区北13条西8丁目

E-mail: ooya@sapiens-ei.eng.hokudai.ac.jp

あらまし

単電子デバイスを用いた多数決論理回路を提案する。二つの単電子箱 (single-electron box) を対称結合した対回路 (balanced pair) を多数決ゲートとして使用する。このゲート回路は入力信号によって生じる不均衡を利用して多数 決論理を出力する。複数の多数決ゲートを組み合わせることで種々の論理システムを構成できる。例としてシフト レジスタと加算器を設計し、シミュレーション上で動作を示す。この多数決ゲートを実現するためには、十字形微 小ドットの集積体を形成すればよい。選択気相成長プロセスでこのドット集積体をつくる方法を提案する。

キーワード 多数決論理,単電子,回路,デバイス,気相成長,エピタキシャル,有機金属

A Majority-Logic Device Using a Balanced Pair of Single-Electron Boxes

Takahide OOYA[†], Tetsuya ASAI[†], Takashi FUKUI[‡], and Yoshihito AMEMIYA[†]

 † Department of Electrical Engineering, Hokkaido University
 ‡ Research Center for Integrated Quantum Electronics, Hokkaido University Kita 13, Nishi 8, Kita-ku, Sapporo, 060-8628, Japan

E-mail: ooya@sapiens-ei.eng.hokudai.ac.jp

Abstract

We propose a majority-logic gate device that uses single-electron circuits. The device consists of two identical single-electron boxes combined to form a balanced pair. It accepts three inputs and produces a majority-logic output by using imbalances caused by the input signals. We also propose a method of fabricating the unit element of the gate device, a minute dot with four coupling arms. We demonstrate by experiments that it is possible to arrange these unit elements on a GaAs substrate, in a self-organizing manner, by means of a process technology that is based on selective-area metalorganic vapor-phase epitaxy.

Key words majority logic, single electron, circuit, device, vapor phase epitaxy, metalorganic

1. はじめに

単電子回路による集積システムは次世代ナノエレ クトロニクスを支えるハードウェアの有力な候補で ある。単電子回路[1]は電子ひとつ一つの移動を制御 することで機能を創り出す電子回路であり、極低電 力かつ大規模のLSIを構成できる可能性をもつ。 ここでは、単電子LSIの実現に向けて、集積化に 適した単電子論理デバイスを提案する。このデバイ スは多数決論理の動作を行う。

多数決論理[2]はブール代数論理とは異なるディ ジタル演算方法である。その処理過程はブール代数 論理よりも機能的なので、多数決論理を使うとブー ル代数論理よりも少ないデバイス数で複雑なディジ タル論理を構成できる。しかし現用主流のCMOS 回路は本質的にブール代数動作のデバイスであり多 数決論理には適していない。

最近のナノテクノロジーの進歩と量子デバイスの 研究進展により、多数決論理に適した各種のデバイ スが提案されるようになった。例を挙げると磁束量 子パラメトロン [3] や量子ドットセルオートマトン [4] 、そして単電子回路では擬似CMOS形の多数 決ゲート[5]などがある。

本稿では、単電子箱を利用した新しい多数決論理 デバイスを提案する。この単電子デバイスは上記の 擬似 C M O S 多数決ゲートよりも構造が簡単で集積 化に適する。以下の章で、デバイスと応用回路の動 作をシミュレーション上で示すとともに、デバイス を実際に作成する方法を提案する。

2. 多数決論理

多数決論理の基本動作は「複数入力の多数決によって出力を決める」ことである。多数決論理の構成 要素?多数決ゲートは奇数個の入力と一つの出力を もつ(入出力は1か0)。論理1の入力が論理0の入 力より多いときは出力が1、逆に論理0の入力が多い ときには出力が0である。3入力ゲートの記号と動作 を図1に示す。たとえば三つの入力が(0,1,1)の とき出力は1、入力が(1,0,0)のとき出力は0で ある。多数決ゲートとインバータを組み合わせるこ とで、どのようなディジタル論理でも構成できる。 例として図2に加算器の構成を示した。全加算器は3 ゲートと2インバータで構成できる。ブール代数回 路の方式と比較してゲート数は半分以下でよい。



図1 3入力の多数決ゲート (a)記号, (b)論理動作



(a) 全加算器, (b)4ビット加算器

3. 単電子回路による多数決論理ゲートの構成

3.1 単電子箱 (単電子 BOX)

ここで提案する多数決論理デバイスでは単電子箱 (単電子 BOX)を基本要素に用いる。単電子 BOX は<u>図</u> <u>3(a)</u>のようにトンネル接合 *Cj* とキャパシタ *CL* から なる回路である。これに電圧 *Vdd* を加えると、電子 が接地点からノード1に向けて接合 *Cj*をトンネル移 動し、ノード1 に過剰電子として溜まる。クーロン ブロッケード効果が支配的な低温下では、回路の自 由エネルギーが最小となるような個数の電子がノー ド1に蓄積される。この蓄積電子数 *n* は加えた電圧 *Vdd* に対して<u>図3(b)</u>のような階段関数となり、*Vdd* = $(n \pm 1)e / (2CL)$ において不連続的に変化する。それ に対応して、ノード1の電位は<u>図3(c)</u>のようにのこ ぎり状の変化を示す。



図3 単電子 BOX (a)回路構成,(b)ノード1に蓄積される過剰電子の個数と電圧 Vddの関係,(c)ノード1の 電位と Vddの関係

3.2 単電子 BOX の結合対

単電子 BOX では、電圧 Vdd を決めると蓄積電子数 n(すなわち内部状態)もただ一つに決まるのでバイ ナリ動作には使用できない。そこで、二つの単電子 BOX を図4(a)のように結合して双安定デバイスを 構成する。以下、この単電子 BOX 対を「トンネル接 合対」と呼ぶ。

トンネル接合対の内部状態はノード1の蓄積電子 数 n1 とノード2の蓄積電子数 n2 を用いて (n1, n2) と表される。この内部状態は電圧 Vdd の増加にした がって図4(b)のように変化する。電圧 Vdd が0のと き状態は (0, 0) であり、Vdd が増加して或るしきい 電圧 V1 に達したとき電子が接地点からノード1とノ ード2 のいずれか一方にトンネルする(トンネルの 確率は両方のノードで同じ)。図4(b)ではノード1に 電子がトンネルしたと仮定しており、それに応じて 状態が (0,0) から (1,0) に変化する。

ー方のノードに電子トンネルが生じると(ノード 1とノード2が容量結合されているので)もう一方 のノードへの電子トンネルが抑制される。そのため 電圧 Vdd が次のしきい電圧 V2 に達するまで、そのま まの状態が保たれる。したがってトンネル接合対は $V_1 < Vdd < V_2$ の条件下で双安定性をもつ。電圧 Vdd の変化に応じて、ノード1とノード2の電位は 図 4(c)のようにのこぎり状に変化する。

なお回路動作のシミュレーションにはモンテカル 口法[6]を使用した。図4(b)(c)の回路パラメータは *CL* = *Cj* = *C*₀ =10 aF である。温度は0K と仮定した。



図4 単電子 BOX 対(トンネル接合対) (a) 回路構成,(b)ノード1とノード2に蓄積される過剰 電子数 *n*1 と *n*2,(c)ノード1およびノード2の電位と *Vdd* の関係(いずれもシミュレーション)



3.3 多数決論理ゲート

トンネル接合対を使って多数決論理ゲートを構成 する。3入力ゲート回路を<u>図5</u>に示す。トンネル接 合対のノード1と2に入出力キャパシタCを3個ず つ結合させた構成をもつ。入力キャパシタを介して 三つの入力電圧(V1,V2,V3)をノード1(入力ノー ド)に加える。後述のように多数決出力がノード2 (出力ノード)に現れる。出力キャパシタと出力端 子(3,4,5)を通して出力を次段ゲートに伝える。

本ゲートでは、論理1と論理0を振幅の等しい正 負の電圧で表す(正電圧が論理1)。ゲートは次のよ うに動作させる。

- (1) 出力端子を接地する。入力電圧を与える。トン ネル接合対の状態は (0,0) である。
- (2) 電圧 Vdd を徐々に上げてトンネル接合対を双 安定状態にする。一方のノードに電子がトンネ

ル移動して状態が (1,0) または (0,1)になる。

- (3) 二つ以上の入力が論理1(正電圧)のときは、ノ ード1の電位がノード2より高いので、ノード 1につながるトンネル接合が先にしきい電圧に 達する。したがってノード1にトンネルが生じ て(1,0)の状態になる。このときノード1は負 電位、ノード2は正電位となる。つまり出力電 圧(ノード2の電圧)は正(論理1)である。
- (4) 二つ以上の入力が論理0(負電圧)のときは、ノ
 ード2にトンネルが生じて(0,1)の状態になる。このとき出力電圧は負(論理0)である。

以上の多数決動作をシミュレーションして図6に 示す(パラメータ値: $C_L = C_j = C_0 = 10$ aF, C = 2 aF, 温度 0 K, トンネル接合コンダクタンス 1 ?S)。駆動 電圧 Vdd を台形波で与えた。シミュレーション上の 都合により、台形波の立上がりと立下がりを階段波 で近似した(1ステップの持続時間 10 ns, ステップ 差 0.05 mV)。図は三つの入力が(0,1,1) と(1,0, 0) の場合の動作を示している。トンネル接合対の双 安定性により、入力がなくなっても(駆動電圧がし きい値より高い値であれば)出力はそのまま保持さ れる(図6下段に示した Tの期間)。

4. 多数決論理ゲートを使った応用回路

4.1 複数ゲートの接続

複数の多数決ゲートを相互接続するときは、前段 ゲートの出力キャパシタを後続ゲートの入力キャパ シタとして使用する。そして3相クロック電圧で駆 動して信号の流れに方向性をつける。

図 7 (a)に複数ゲートの接続例を示す。図 7 (b)は駆



図6 多数決論理ゲートの動作(シミュレーション) 上段は駆動電圧 *Vdd*,中段は入力電圧,下段は出力電圧。 動用の3相電圧クロックである。図例では、左のゲ

ートをクロック」で駆動し、中央のゲートをクロック2、右のゲートをクロック3で駆動する。信号は左から右に伝わる。クロック電圧の波形には図7
(b)のように重なりをつけて、前段ゲートの出力が保持されている間に(そのゲートにつながる)後続ゲートの出力が確定するように設定する。なお、各トンネル接合対からみた入出力キャパシタの個数を同じにするため、必要に応じて入出力ノードにダミーキャパシタ(一端は接地)を接続する。

4.2 反転結合

論理信号を反転したいとき(インバータを使いたいとき)には、入力をゲートに反転結合する。すなわち図8のように、反転したい入力Aをゲートの出力ノード(ノード2)に接続する。外部から与えられた電圧の効果は出力ノードと入力ノードで互いに逆である。そのため、図8の回路は入力Aの反転が入力ノードに加わったときと同じ動作をする。インバータのためのゲートはとくに必要ない。



図7 複数ゲートの接続と3相クロック駆動 (a)接続の方法(X1~X5 は他ゲートからの入力, Y1~ Y4 は他ゲートへの出力), (b)3相の駆動電圧クロッ ク



図8 論理信号の反転 (a) 出力ノードに入力をつ なげた多数決ゲート, (b) 記号による表現

4.3 シフトレジスタ

シフトレジスタは本ゲートを<u>鎖状</u>に連結すること で構成できる。図9に回路例を示す。各ゲート(ゲ ート1~ゲート9)を駆動する3相電圧クロックの 位相(1,2,3)をゲートの上に記す。たとえば ゲート2はクロック2で駆動する。クロックの位 相関係は図7(b)と同じである。

図の回路では入力信号をゲート3で二つの経路に 分岐し、ゲート4にはそのままの信号を送る。一方 ゲート7には反転信号を送る(ゲート7は入力が反 転結合)。したがって、出力ノード1には正転信号、 ノード2には反転信号が転送される。

信号転送の動作シミュレーションを図10に示す。 回路パラメータは3.3節のものと同じである。ここで は入力として連続信号 "100100100…"を与えた。そ れに対応してノード1には信号 "100100100…"が 出力され、ノード2には反転信号 "011011011…"が 出力される。







図10 シフトレジスタの動作(シミュレーション)

4.4 全加算器

本ゲートを用いた全加算器の構成を<u>図11</u>に示す。 各ゲートを駆動する3相電圧クロックの位相(1,

2, 3) をゲートの上に記す (クロックの位相関係 は図7(b)と同じ)。ゲート5~7で加算動作を行う。 ゲート1~3は入力バッファである(矩形波の入力 を回路信号としての自然な波形に直すために挿入し たもので加算動作には関係しない)。ゲート7は遅延 バッファであり、ゲート1からの信号を正しいタイ ミングでゲート7に伝える役割をもつ。

加算器の入力は、被加算数 A と加算数 B および下 位からの桁上げ信号 Cin の三つである。出力は和の 信号 Co と上位への桁上げ信号 So である。クロック

3の立上がりに合わせて入力を加える。その後にク ロック 2が立上がるときに桁上げ信号 Co が出力さ れ、クロック 3が再び立上がるときに和信号 So が 出力される。





図12 全加算器の動作(シミュレーション)

入力信号のすべての組み合わせについて、加算動 作をシミュレーション上で確認した(回路パラメー タは 3.3 節と同じ)。図12に結果の一部を示す。入 力(*A*, *B*, *Cin*) = (1, 1, 0)のとき出力(*Co*, *So*) = (1, 0)、 入力 = (0, 0, 1)のとき出力 = (0, 1)となる様子が示 されている。

5. 多数決ゲートデバイスの形成プロセス

5.1 多数決ゲートの構成要素

多数決ゲートを形成するための単位要素は図13 (a) のように4つの容量結合端子を持つ単電子 BOX である。この単位要素を二つ連結して図13(b) のよ うに多数決ゲートをつくる。

この要素セルを基板上に多数配列して作成するため、次のプロセスを考えた。すなわち下記 (1)~(4)の工程で単位要素を製作する。

(1) 導電性基板の表面に絶縁膜を形成する。

(2) その絶縁膜の上に2次元配列した微細ドット (ナノドット)を形成する(図13(c)) ナノドット は単位要素として使うものであり、次のような構造 を持たせる。

(i) 各ナノドットは他のナノドットと結合するため四つの端子を持つ(図13(d))。

(ii) ナノドットは基板との間にトンネル接合を持つ。(3) すべてのナノドットを絶縁膜で覆う。

(4) その絶縁膜の上に電極を形成してナノドット間 を容量結合し、多数決ゲートを構成する(図13(e))。

図13(e) に示すように、ナノドット間を容量結合 するときは、二つのナノドットの結合端子に(絶縁膜 を介して)結合電極を付ければよい。駆動キャパシタ ((図13(b)の CL)を形成するには、各ナノドット の上に(絶縁膜を介して)電極を付ける。したがって、 電極パターンを適切に設計することで、多数決ゲー トとその組み合わせ回路を構成できる。

本プロセスで重要な工程は、結合端子とトンネル 接合を持つナノドットを規則正しい配列で形成する ことである。そのためのプロセスとして、有機金属 気相選択成長 (selective-area metalorganic vapor-phase epitaxy:以下 SA-MOPVE) にもとづく作成技術を開 発中である。現在までの検討により、GaAs 基板上の 絶縁膜の上に GaAs ナノドットを規則配列すること に成功している(ナノドットの下にトンネル接合を 形成することはまだできていない)。そのプロセスを 次節で説明する。



図 13 多数決論理ゲートデバイスの構成 (a)単位要素:4端子をもつ単電子 BOX,(b)二つの単 位要素からなる多数決ゲート,(c)基板表面の絶縁膜上 に規則配列したナノドット,(d)四つの結合端子を持つ ナノドット,(e)二つのナノドットを結合電極で容量的 に結んで多数決ゲートをつくったもの

5.2 SA-MOVPE によるナノドット配列の形成

開発したプロセスは、SA-MOVPE [7, 8] における 結晶成長の方向依存性を利用している。GaAs 基板上 で、AlGaAs 絶縁層に埋め込まれたナノドット集積配 列を形成することができる。各ナノドットは十字形 で四つの結合端子をもつ。

プロセスの手順と使用した条件は次の通りである。 (1) 基板の用意

GaAs 基板((001)面)の表面にプラズマ堆積で厚 さ 40 nm の SiNx 層を形成した。

(2) SiNx マスクパターンの形成

電子ビームリソグラフィとエッチングで SiNx 層を加 工し、<100> と <010> の方向に沿って正方形パタ ーンの配列を残した(図14)。露出した GaAs の部 分(図中の「交叉点」と「街路」)には、以下の工程

で GaAs と AlGaAs を選択成長させる。

(3) 結晶成長

結晶成長には高周波加熱の石英反応炉を用いた。 キャリアガスに水素を使用し、反応ガスとして (CH3)3Ga, (C2H5)3Al, AsH3 を用いた。分圧の設 定値は (CH3)3Ga = 1.9 × 10⁻⁶ atm および (C2H5)3Al = 6.7 × 10⁻⁷ atm である。AsH3の分圧は 後述のようにプロセス途中で変化させる。キャリア ガスを含む全圧は 0.1 atm、温度は 750 に設定し た。この条件下での GaAs と AlGaAs の成長速度は 0.5 µm/h および 0.8 µm/h であった(十分に広い (0 0 1) 面での値)。

(4) バッファ層の堆積

SiN*x*マスクをつけた基板の上に厚さ70 nm のn形 GaAs バッファ層を堆積した。このとき AsH3の分 圧は 6.7 × 10⁻⁵ atm に設定した。

(5) 第1絶縁層の堆積

バッファ層の上に絶縁性の Alo.35 Gao.65 As 層を堆積 した。AsH3 の分圧は 6.7 × 10⁻⁵ atm に設定した。 Alo.35 Gao.65 As 層を絶縁性にするため、キャリアガス に痕跡の酸素を加えた。成長時間は 20 分とした。 Alo.35 Gao.65 As 層の厚さは基板表面の「交差点」の中 心上で 130 nm であった (「交差点」については 図14を参照)。

(6) ナノドットの形成

AlGaAs 絶縁層の上に n 形 GaAs 層を堆積した。 AsH3 の分圧は 5.0 ?10-4 atm に設定し、成長時間は 5 分とした。ドーパントを添加しなくとも GaAs 層 は n 形になった。GaAs 層の厚さは「交差点」の中心 上で 30 nm であった。後述のように、GaAs 成長の 速度が結晶方向に依存するので「交差点」の部分に 十字形のナノドットが自己組織化で形成される。 (7) 第 2 絶縁層の堆積

絶縁性の Al_{0.35}Ga_{0.65}As を堆積して全表面を覆った。 AsH3 の分圧を 5.0 × 10⁻⁴ atm に設定し、キャリ?



図 14 GaAs 基板上に形成した SiNx マスクパターン

アガスには痕跡の酸素を加えた。堆積時間は 15 分、 堆積層の厚さは「交差点」の中心上で 100 nm であっ た。

5.3 形成された構造? ナノドットの集積配列

以上のプロセスで得られる構造を<u>図15(a)</u>、その 拡大スケッチを<u>図15(b)</u> に示す。GaAs 基板の「街 路」に沿って井桁状の AlGaAs 細線が形成され、一 方「交差点」の部分にはピラミッド状の AlGaAs 堆 積構造が形成される。その AlGaAs ピラミッドの上 部に GaAs ナノドットが埋め込まれている。

図15(a) における AB 方向のピラミッド断面を 図16(a) に示す。図16(b) は対応する SEM 写真 である。ピラミッドの基部では、AlGaAs 層と GaAs 層ともに {111} ファセット面が現れる。一方ピラミ ッドの上部では AlGaAs 層のとき {114} ファセッ ト、GaAs 層のとき {113} ファセットが現れる。そ のためピラミッドの上部に GaAs ナノドットが形成 される。

図15(a)のCD方向の断面を<u>図16(c)</u>に示す。細 線の概形は最初のAlGaAs層の堆積でつくられる。 細線の形は「街路」に沿って横たわる三角プリズム



図15 ナノドットの集積配列 (a) SEM 写真, (b) 拡大スケッチ(灰色が GaAs ナノドット) 状であり、側壁は {011}ファセットで覆われている。 一方 AlGaAs ピラミッドには {114}ファセットが現 れるので、細線がピラミッドと接する部分には遷移 領域ができる。その上に GaAs を堆積すると、ピラ ミッドの {114}ファセットとピラミッドに接する 遷移領域の上には GaAs が成長する。しかし、本プ ロセスで用いた成長条件では {011}ファセット上 に GaAs は成長しない。その結果、ピラミッドの頂 部から四方の細線に向けて端子を伸ばした十字形 GaAs ナノドットが形成される。

5.4 トンネル接合を持つナノドットの形成

以上のプロセスは第一段階のものであって、ナノ ドットと基板の間にトンネル接合はまだない。次の 段階として、トンネル接合を形成するために図17 のような改良ピラミッド構造のプロセスを開発中で ある。この改良プロセスでは、5.2節の工程(4)に



図16 ピラミッドと細線の構造 (a) AB に沿ったピ ラミッド断面, (b) ピラミッド断面の SEM 写真, (c) CD に沿ったピラミッドと細線の断面

おいて、GaAs バッファ層に替えて n 形 GaAs のピ ラミッドを成長させる。その後のプロセスは 5.2 節 と同じである。ピラミッドの上部では、GaAs の成 長のとき {113} ファセットが現れ、AlGaAs の成長 のとき {114} ファセットが現れる。その面方位の差 によって、GaAs ピラミッドと GaAs ナノドットに挟 まれた AlGaAs 層がピラミッドの先端で薄くなる。 そこにトンネル接合が形成される。この改良プロセ スを用いることによって、単電子多数決ゲートを実 現するとともに、それを用いた集積回路を開発する ことができると考える。



図 17 ナノドットと基板の間にトンネル接合を持つ 改良ピラミッド構造

文 献

- H. Gravert and M. H. Devoret, Single Charge Tunneling ---Coulomb Blockade Phenomena in Nanostructures, New York: Plenum, 1992.
- [2] S. Amarel, G. Cooke, and R. O. Winder, "Majority gate network," IEEE Trans. Electronic Computers, vol. 13, pp. 4-13 (1964).
- [3] K. F. Loe and E. Goto, "Analysis of flux input and output Josephson pair device," IEEE Trans. Magn., vol. MAG-21, pp. 884-887 (1985).
- [4] C. S. Lent, P. D. Tougaw, W. Porod, and G. H. Bernstein, "Quantum cellular automata," *Nanotechnology*, vol. 4, pp. 49-57 (1993).
- [5] H. Iwamura, M. Akazawa, and Y. Amemiya, "Single-electron majority logic circuits," *IEICE Trans. Electron.*, vol. E81-C, pp. 42-48 (1998).
- [6] N. Kuwamura, K. Taniguchi, and C. Hamakawa, "Simulation of single-electron logic circuits," *IEICE Trans. Electron.*, vol. J77-C-II, pp. 221-228 (1994).
- [7] K. Kumakura, K. Nakakoshi, J. Motohisa, T. Fukui, and H. Hasegawa, "Novel formation method of quantum dot structures by self-limited selective area metalorganic vapor phase epitaxy," *Jpn. J. Appl. Phys*, vol. 34, pp. 4387-4389 (1995).
- [8] K. Kumakura, J. Motohisa, and T. Fukui, "Formation and characterization of coupled quantum dots (CQDs) by selective area metalorganic vapor phase epitaxy," *J. Crystal Growth*, vol. 170, pp. 700-704 (1997).