MOSFETのしきい値電圧を参照した基準電圧源回路

上野 憲一[†] 廣瀬 哲也[†] 浅井 哲也[†] 雨宮 好仁[†]

† 北海道大学大学院 情報科学研究科 〒 060-0814 北海道札幌市北区北 14 条西 9 丁目 E-mail: †{k_ueno,hirose,asai,amemiya}@sapiens-ei.eng.hokudai.ac.jp

あらまし 絶対零度での MOSFET のしきい値電圧を出力する基準電圧源回路を開発した. この回路は, MOSFET の サプスレッショルド領域を利用して温度係数が正の電圧と負の電圧を生成し, これらを加算することでゼロ温度係数 を実現する. また, バイアス電流の生成では, 抵抗体の代わりに強反転線形領域で動作する MOSFET を利用すること で回路面積を削減している. この回路を 0.35 μ m CMOS パラメータにより設計し, その動作を SPICE シミュレーショ ンで確認した. -20 ~ 100 の温度変動に対して出力電圧の値は 0.81 V であり, その変動率は ± 0.2 % であった. ま た 1.2 V ~ 3 V の電源電圧の変動に対して参照電圧の変動は ± 0.5 % であった. プロセス変動によるデバイスミスマッ チを考慮してモンテカルロ解析を行い, 参照電圧の温度特性における相対バラツキが ± 0.3 % 以内であることを確認し た. この回路は, サブスレッショルド領域と強反転線形領域で動作する CMOS 回路のみで構成し, 0.5 μ W の極低電力 で動作する.

キーワード CMOS, 参照電圧源, 基準電圧源, サブスレッショルド (弱反転) 領域, 強反転線形領域, 極低消費電力

CMOS Voltage Reference Based on Threshold Voltage of a MOSFET

Ken UENO[†], Tetsuya HIROSE[†], Tetsuya ASAI[†], and Yoshihito AMEMIYA[†]

† Graduate School of Information Science and Technology, Hokkaido University kita 14, Nishi 9, kita-ku, Sappor, Hokkaido, 060–0814 Japan E-mail: †{k_ueno,hirose,asai,amemiya}@sapiens-ei.eng.hokudai.ac.jp

Abstract We developed a voltage reference circuit using MOSFETs operated in the subthreshold region, except for the MOS resistor in the strong-inversion and deep triode region. The circuit consists of a current source subcircuit and a constant-voltage subcircuit without resistors. We confirmed the operation of the circuit by SPICE simulation with a set of 0.35- μ m standard CMOS parameters. SPICE simulation demonstrated that the circuit generates the threshold voltage of nMOSFET, about 0.81 V, at absolute zero. The accuracy of the reference circuit was within ± 0.2 % in a temperature range of -20 - 100 °C and within ± 0.5 % for a V_{DD} range of 1.2 - 3 V. To confirm the circuit operation with device variation, we carried out Monte Carlo simulations assuming process spread and device mismatch in all MOSFETs. The error of the output voltage was within ± 0.3 % in the temperature range. The total power consumption of the circuit was 0.5 μ W with a V_{DD} of 1.5 V.

Key words CMOS, Voltage reference, Subthreshold region, Weak-inversion, Deep triode region, Ultralow-power

1. まえがき

ユビキタスネットワーク社会の到来に伴い,それを支えるセンサデバイスの開拓が不可欠となっている.これらのセンサデバイスは,我々の周りの様々な情報をセンシングし,これまでにない新しい情報社会基盤を実現すると期待されている[1].このような社会基盤を実現するためには,限られたエネルギー源のもとで各種のセンシングを行なうスマートセンサLSIを開発することが求められている.これらのセンサは極低電力で動作し

なければならないため、超小型電池を電源とするか、あるいは周 囲の環境エネルギーから電力を取得するか、いずれにしても極 めて限られた電力消費のもとで長時間に渡る各種センシング動 作をしなければならない.このような微弱電力供給のもとで数 年以上に渡る連続動作を可能にするためには、センサ LSI 全体 の消費電力を数 µW 以下に抑える必要がある.

これまで MOSFET は素子の微細化と電源電圧の低減により 消費電力の削減を実現してきた [2], [3]. しかし, 微細化プロセ ス技術においては, 原子層レベルでの極薄膜の形成制御技術, リ

ソグラフィ技術や不純物濃度プロファイルの制御技術など[4] 製造プロセス上の困難な技術課題に直面している.一方で,低 消費電力回路技術として、電源電圧を下げることは有効である. しかし、アナログ回路においては、電源電圧の低下は信号振幅の 減少 — すなわち SNR の劣化を意味しており, アナログ・ディ ジタル回路における低電源電圧化は限界に達しつつある.この ように、これまで行われてきた低電力化技術では、大幅な電力消 費の削減が困難である.したがって、従来の低電力アプローチと は異なったアーキテクチャによるを検討する必要がある.これ まで、様々な回路設計手法による低電力化の試みがなされてき た [5]. しかし、これらの設計技術の多くは MOSFET の強反転 領域動作を前提とした設計アプローチであり、回路システムの 消費電力を格段に削減することは困難である. そこで我々は, 消 費電力を格段に低減する手法の一つとして、MOSFET のサブ スレッショルド領域動作を前提とした回路設計を行うことで低 消費電力化を実現する手法を検討している[6]~[8]. MOSFET のサブスレッショルド電流はナノアンペア (nA) オーダの微小 電流であるため、回路システムをマイクロワット (µW) オーダ の極低消費電力で構成することができる. これはボタン電池等 の微小エネルギー源のもとで回路を駆動させた場合を想定する と,数年間に渡る長期連続動作が可能な回路システムを構築す ることができる.しかし、一方で MOSFET をサブスレッショ ルド領域で動作させると以下の問題が生じる.

◇ 微小電流であるため,動作速度が遅い

◇ 温度やプロセス変動に対して特性が敏感に変化する サプスレッショルド電流はナノアンペアオーダーの微小電流で あるため駆動能力が低く、高速ディジタル演算応用に代表され るこれまでの回路設計技術において使用することはできず、ま た、動作温度変化やプロセスバラツキは回路特性の予測や保証 が困難なものとなり、LSIの歩留まりの低下に繋がるため積極 的に用いられることはなかった.これらの問題点に対して、前 者に対しては速度が問題とならない応用分野(例えばセンサデ バイス応用など)や、限られた電力供給のもとで動作すること が求められる低速アプリケーションをターゲットとすることで、 低速動作である問題点を解決することができる.後者に対して は、回路アーキテクチャによる温度補償、プロセスバラツキ補正 を行う必要がある.

このような背景の下, サブスレッショルド領域動作を前提と した LSI システムのための各種要素回路の設計手法を確立する 必要がある.スマートセンサ LSI は,様々な使用環境が想定さ れるため,広い温度範囲や電源電圧の変動のもとで,安定に動作 する基準電源回路が不可欠となる.特に基準電圧源回路は回路 システムのリファレンス電圧として必須である.そこで本研究 では,極低消費電力で動作し,回路システムに対して定電圧を供 給する基準電源回路を提案する.

2. 基準電圧源回路

これまで、基準電圧源回路はバイポーラトランジスタ素子や ダイオード素子を抵抗体と組み合わせることでシリコンのバン ドギャップエネルギー ($E_g \sim 1.12$ V)を参照した電圧を出力す



図 1 提案するしきい値電圧参照型 CMOS 電圧源回路. M_{R1}, M_{R2} は線形領域で動作, それ以外のトランジスタはサブスレショルド 領域で動作する.

るものが一般的な回路技術であった[9].回路アーキテクチャの 工夫によりバンドギャップエネルギー以下の低電圧を出力する 電圧源回路も開発されている[10].しかし,従来の基準電圧源回 路をサブスレッショルド領域動作を前提としたLSIシステム用 の電圧源回路として使用することを想定すると次に示す問題点 があげられる.

- ◇ 消費電力が大きい
- ◇ 高抵抗 (すなわち大面積) が必要

動作時の電力が大きいため (数百 $\mu W \sim$ 数 mW オーダ), サブス レッショルドシステム (数 $\mu W \sim$ 数十 μW オーダ) において使 用できるものではない. また,低電流で動作させた場合,抵抗に よる電圧降下は小さくなるため、十分な電圧降下を発生させる ために高抵抗が必要となりチップ面積の増大を招く問題点があ る.以上の問題点より、シリコンのバンドギャップエネルギーを 参照した基準電圧源回路をサブスレッショルド領域動作を前提 とした LSI システム用の電圧源回路として使用することはでき ない. したがって、抵抗素子を用いない新しいアーキテクチャに 基づく電圧源回路を開発する必要がある.これまで,抵抗素子を 用いない回路構成によるバンドギャップリファレンス回路[11]、 またサブスレッショルド領域動作を利用して, MOSFET のしき い値電圧を参照する基準電圧源回路が提案されている[12],[13]. しかし、いずれの回路も消費電力やチップ面積、プロセスバラツ キ耐性に改善の余地がある. そこで、本研究では上記の問題点 を解決した MOSFET のしきい値電圧を参照する基準電圧源回 路を開発したので、以下では回路構成の詳細を説明する、

3. 回路構成と動作原理

3.1 回路構成

図1に開発した基準電圧源回路の回路構成を示す.この回路は、電流源サプサーキットと電圧源サプサーキットから構成される.電流源サプサーキットは、β乗算型自己バイアス回路で使用される抵抗体の代わりに強反転線形領域で動作するMOSFETを使用する.電圧源サプサーキットは、ダイオード接

続 MOSFET (M_4) と 2 つの差動対 $(M_3 - M_6, M_5 - M_7)$ を組 み合わせた構成である. 差動対を用いることにより, ゲート端 子間に正の温度係数をもつ電圧を生成し [14], [15], ダイオード 接続 MOSFET の示す負の温度係数電圧と加算して一定電圧を 生成する. 電流源サブサーキットで生成した電流 I_P をカレン トミラー回路により電圧源サブサーキットへ供給し, トランジ スタ M_7 のゲート電圧に基準電圧 V_{REF} を生成する. この電圧 V_{REF} は, 温度に対して一定の電圧を出力し, 参照電圧源として 使用することができる. トランジスタ M_{R1} , M_{R2} は強反転線形 領域で動作し, 他のトランジスタはすべてサブスレッショルド 領域で動作する.

3.2 動作原理

はじめに、本回路で使用する強反転線形領域、サブスレッショ ルド領域特性について説明する.

強反転線形領域での MOSFET の電流電圧特性は, V_{DS} が十分に小さいとき次式で表される.

$$I_D = \beta (V_{GS} - V_{TH}) V_{DS} \tag{1}$$

ここで、 I_D はドレイン電流、 β は電流利得係数、 V_{GS} はゲート・ ソース間電圧、 V_{TH} はしきい値電圧、そして V_{DS} はドレイン・ ソース間電圧を表している.一方、MOSFET のゲート・ソース 間電圧がしきい値電圧以下のとき、サブスレッショルド電流 (弱 反転電流) I_D が流れる.ここで、ドレイン・ソース間電圧が 0.1 V 以上のとき、 I_D は指数関数で近似できて次のようになる [16].

$$I_D = K I_0 \exp\left(\frac{V_{GS} - V_{TH}}{\eta V_T}\right) \tag{2}$$

ここで、K(=W/L)はアスペクト比、 $I_0(=\beta(\eta-1)V_T^2)$ はサブ スレッショルド電流の前置係数、 η はゲート酸化膜容量と空乏 層容量に起因するデバイス構造由来の定数、 $V_T(=k_BT/q)$ は熱 電圧である.

電流源サブサーキットのトランジスタ M_1, M_2, M_{R1} および 基準電圧 V_{REF} により回路を流れる電流 I_P が決まる. トラン ジスタ M_1, M_2 のゲート・ソース間電圧の差分が強反転線形 MOS 抵抗 M_{R1} のドレイン電圧 V_{R1} となることから, V_{R1} は次 式で表せる.

$$V_{R1} = V_{GS1} - V_{GS2} = \eta V_T \ln\left(\frac{K_2}{K_1}\right).$$
 (3)

したがって、回路を流れる電流 IP は次式を満たす.

$$I_P = \beta (V_{REF} - V_{TH}) V_{R1}$$

= $\beta (V_{REF} - V_{TH}) \eta V_T \ln \left(\frac{K_2}{K_1}\right).$ (4)

電圧源サブサーキットの基準電圧 V_{REF} は, 強反転線形 MOS 抵抗 M_{R2} のドレイン電圧 V_{R2} から, トランジスタ M_3 - M_7 の ゲート・ソース間電圧を加減算したものであるから, 次式が成 立する.

$$V_{REF} = V_{R2} + V_{GS4} - V_{GS3} + V_{GS6} - V_{GS5} + V_{GS7}$$
(5)

ここで, 強反転 MOS 抵抗 M_{R2} に流れる電流が $3I_P$ となるの で, M_{R2} のドレイン電圧 V_{R2} は, 次式を満たす.

$$3I_P = \beta (V_{REF} - V_{TH}) V_{R2}.$$
 (6)

$$V_{R2} = \frac{3I_P}{\beta(V_{REF} - V_{TH})}$$

= $\frac{3\beta(V_{REF} - V_{TH})}{\beta(V_{REF} - V_{TH})} \eta V_T \ln\left(\frac{K_2}{K_1}\right)$
= $\eta V_T \ln\left(\frac{K_2^3}{K_1^3}\right)$ (7)

となる. サブスレッショルド電流式 (2), および式 (7) を用いる ことにより, 式 (5) は次式で表せる.

$$V_{REF} = V_{R2} + V_{GS4} - V_{GS3} + V_{GS6} - V_{GS5} + V_{GS7}$$

= $V_{GS4} + \eta V_T \ln \left(\frac{2K_2^3 K_3 K_5}{K_1^3 K_6 K_7}\right)$
= $V_{TH4} + \eta V_T \ln \left(\frac{3I_P}{K_4 I_0}\right) + \eta V_T \ln \left(\frac{2K_2^3 K_3 K_5}{K_1^3 K_6 K_7}\right).(8)$

したがって、基準電圧 V_{REF} は、トランジスタ M_4 のゲートソース間電圧 V_{GS4} と熱電圧 V_T をトランジスタサイズ (M_1 - M_7) でスケーリングした値に依存する.式(8)の右辺第1項と第2 項が負の温度依存性を持つこと、さらに右辺第3項に正の温度 依存性を持たせることができることから、トランジスタサイズ (K)を適切に設定することで温度に依存しない一定電圧を生成 することができる.

3.3 温度特性

式 (8) で表される基準電圧 *V_{REF}* の温度特性を考える. 一般 に、しきい値電圧 *V_{TH}*, および移動度 *µ* の温度依存性は次式で 表される [16].

$$V_{TH} = V_{TH0} - \kappa T, \qquad (9)$$

$$\mu = \mu_0 \left(\frac{T_0}{T}\right)^m \qquad (10)$$

ここで V_{TH0} は絶対零度におけるしきい値電圧, κ はしきい値 電圧の温度係数, μ_0 は温度 T_0 における移動度, そして m は移 動度の温度係数である. これより, 基準電圧 V_{REF} の温度係数 は次式で表せる.

$$\frac{dV_{REF}}{dT} = \frac{dV_{TH}}{dT} + \frac{d}{dT} \left\{ \eta V_T \ln \left(\frac{3I_P}{K_4 I_0} \right) \right\}
+ \frac{d}{dT} \left\{ \eta V_T \ln \left(\frac{2K_2^3 K_3 K_5}{K_1^3 K_6 K_7} \right) \right\}.$$
(11)

式 (4) より, 電流 *I*_P を代入して次式を得る.

$$\frac{dV_{REF}}{dT} = -\kappa + \frac{\eta k_B}{q} \ln \left\{ \frac{3K_\beta (V_{REF} - V_{TH})}{K_4 (\eta - 1) V_T} \eta \ln \left(\frac{K_2}{K_1}\right) \right\}
+ \eta V_T \left\{ \frac{1}{V_{REF} - V_{TH}} \frac{dV_{REF}}{dT} + \frac{\kappa}{V_{REF} - V_{TH}} - \frac{1}{T} \right\}
+ \frac{\eta k_B}{q} \ln \left(\frac{2K_2^3 K_3 K_5}{K_1^3 K_6 K_7} \right)$$
(12)

ここで、 ηV_T が、また基準電圧 V_{REF} と絶対零度のしきい値電 圧 V_{TH0} の差分が κT に比べて十分小さいとき、すなわち、

$$\eta V_T \ll \kappa T,\tag{13}$$

-3 -

$$V_{REF} - V_{TH0} \ll \kappa T$$

であるとすると、式 (12) は次式で近似することができる.

$$\frac{dV_{R\!E\!F}}{dT} = -\kappa + \frac{\eta k_B}{q} \ln \left\{ \frac{6q\eta\kappa}{k_B(\eta-1)} \frac{K_\beta K_2^3 K_3 K_5}{K_1^3 K_4 K_6 K_7} \ln \left(\frac{K_2}{K_1}\right) \right\}.(15)$$

ここで、回路設計パラメータ K を次式の通り設定する.

$$\kappa = \frac{\eta k_B}{q} \ln \left\{ \frac{6q\eta\kappa}{k_B(\eta-1)} \frac{K_\beta K_2^3 K_3 K_5}{K_1^3 K_4 K_6 K_7} \ln \left(\frac{K_2}{K_1}\right) \right\}.$$
 (16)

式 (16) を満たすように回路設計パラメータ K を設定すること で、基準電圧 V_{REF} の温度係数をゼロにすることができる. し たがって、温度に依存しない一定電圧を生成することができる. このときの基準電圧 V_{REF} は式 (16) を式 (8) に代入すること により次式で表される.

$$V_{REF} = V_{TH0} + \eta V_T \ln \left(1 + \frac{V_{REF} - V_{TH0}}{\kappa T} \right).$$
(17)

式 (13), (14) の関係より、出力電圧は次式で表される.

$$V_{REF} = V_{TH0}. (18)$$

これより, 基準電圧 *V_{REF}* は絶対零度におけるしきい値電圧 *V_{TH0}* が出力されることになる.

4. シミュレーション結果

開発した基準電圧源の SPICE シミュレーション結果を示す. 使用プロセスは、0.35 µm-2P4M、CMOS プロセスである. 電 源電圧は、ボタン電池の使用を想定して 1.5 V とした.

温度を-20 °C ~ 100 °C まで変動させたときの出力電圧 V_{REF} のシミュレーション結果を図 2 に示す.参照電圧値は 0.81 V であり温度に対してほぼ一定の特性である.その平均値からの温度変動率は ± 0.2 %以内である.図 3 に, T=27 °C における出力電圧 V_{REF} の電源電圧依存性を示す.電源電圧 V_{DD} が 1.2 V から回路が動作していることが確認できる.また,電源電圧変動 (1.2 - 3 V) による出力電圧の変動率は \pm 0.5 %以内である.図 4 に, PSRR(電源電圧変動除去比)特性を示す.周波数100 Hz において PSRR は-45 dB である.

製造プロセスバラツキに対する回路動作検証を行うため、モンテカルロシミュレーションを行なった. その結果を図 5 ~ 図 8 に示す.トランジスタのプロセス変動による絶対バラツキ (均一分布を想定)、およびランダムバラツキ (ガウス分布を想定)、およびランダムバラツキ (ガウス分布を想定)、なよびランダムバラツキ (ガウス分布を想定)、なるした.図 5 に、温度変動させたときの出力電圧 V_{REF} のシミュレーション結果を示す.出力電圧 V_{REF} は絶対零度におけるしきい値電圧を参照するため、プロセス変動に伴い基準電圧 V_{REF} の絶対値は大きく変動することが確認できる.しかし、全てのシミュレーション結果において、温度に対する変動は十分小さくすることができており、一定電圧を出力することが分かる.図 6 に、出力電圧の平均値 $\overline{V_{REF}}$ のヒストグラムを示す.出力電圧はしきい値電圧の絶対バラツキ (均一分布を想定)の影響により均一に分布していることが確認できる.しきい値電圧の変動に対する出力電圧の平均値 $\overline{V_{REF}}$ の変動シミュレーション結果を図 7 に示す.出力電圧は ± 0.1 V のしきい値電





 $E V_{TH}$ の変動に対してほぼ線形に変化していることが分かる. MOSFET のしきい値電圧 V_{TH} の製造プロセスバラツキを反映した出力電圧となる.図8に出力電圧 V_{REF} の温度に対する変化率 $\Delta V_{REF}/\overline{V_{REF}}$ を示す.その変動率は、すべてのシミュレーションにおいて ± 0.3%以内に抑制することができている.

表1にシミュレーション結果のまとめを示す. 消費電力は,電 流量が最も大きくなる100 °C において,0.53 µW と極低電力 動作である. 以上のシミュレーション結果より,サプスレッショ ルドシステムにおける基準電圧源回路として使用することがで きる見通しを得た.

提案回路は、しきい値電圧の変化に対して線形に変動する特 性を有するため、そのままでは通常用途のリファレンス電圧と して使用するには検討が必要である.我々の想定しているセン サ信号処理においてはリファレンス信号からの差分信号が重要 な役割を果たすことから差分信号処理を行なうアーキテクチャ の検討が今後の課題となる.また一方で、提案した基準電圧源 回路は MOSFET のしきい値電圧を参照するため、その絶対値



図 5 出力電圧 V_{REF} の温度特性モンテカルロ解析.



図 6 出力電圧の平均値 VREF のヒストグラム.

はプロセス変動と共に大きく変化する特徴を持つ.すなわち, 出力電圧をモニタすることでチップのプロセス変動をモニタす ることが可能である.したがって,本回路の出力電圧はプロセ ス変動に伴う消費電力の変化や遅延時間の変化等の補償技術の 要素回路として使用することができる.これは,サブスレッショ ルド LSI だけでなく既存の強反転動作の CMOS LSI にも適用 できる.

これまで述べてきた回路構成のレイアウトパターンを図 9 に 示す. 面積は 0.035 mm²(=190 × 186 μm) である.

5. 基準電圧 V_{REF} の温度依存性

前節で示したように、モンテカルロシミュレーションによる 出力電圧は、図 5-図 7 で示したように出力電圧の絶対値が大き く変動することがわかる.しかし、図 8 に示すように相対バラ ツキは、全てのシミュレーションにおいて ± 0.3 %以内とする ことができており、その誤差は小さくできることがわかる.す なわち、絶対零度でのしきい値電圧の絶対値は大きく変化する が、しきい値電圧の温度係数はほぼ変化しないといえる.ここ では、しきい値電圧のバラツキが回路動作に与える影響につい て考察する.

しきい値電圧 *V_{TH}* は式 (9) で表すことができるが, この表現 は回路設計用の簡略化した式であり, 物理的な表現は次式で与 えられる [16].

$$V_{TH} = -\frac{E_g}{2q} + \psi_B + \frac{\sqrt{4\epsilon_{si}qN_A\psi_B}}{C_{OX}},\tag{19}$$

ただし

$$\psi_B = V_T \ln\left(\frac{N_A}{n_i}\right) \tag{20}$$



図 7 出力電圧の平均値 VREF のしきい値電圧依存特性.



図 8 モンテカルロ解析による出力電圧 V_{REF} の誤差特性.



図 9 レイアウトパターン (0.035 mm²).

表 1 Performance summary

| Technology | $0.35\text{-}\mu\mathrm{m},$ 2-poly, 4-metal CMOS |
|---------------------------------------|---|
| Temperature range | −20 - 100 °C |
| V_{DD} | $1.5 \mathrm{V}$ |
| V_{REF} | 0.81 V (TYP.) |
| Power | 0.53 $\mu {\rm W}$ ($T=100~^{\circ}{\rm C}$) |
| $\Delta V_{REF} / \overline{V_{REF}}$ | \pm 0.3 % (T = –20 - 100 °C) |
| | $\pm 0.5 \% (V_{DD} = 1.2 - 3 \text{ V})$ |
| PSRR | $-45 \text{ dB} (f{=}100 \text{ Hz})$ |
| Layout area | $0.035 \text{ mm}^2 (=190 \times 186 \ \mu \text{m})$ |



図 10 ドーピング濃度に対するしきい値電圧の温度係数,およびしきい値電圧の数値計算結果.

ここで、 ψ_B はフェルミ準位と真性準位との差、 ϵ_{si} はシリコンの 誘電率、 N_A は不純物濃度、 n_i は真性キャリア密度、そして E_g はシリコンのバンドギャップエネルギーである.すなわち、しき い値電圧の温度依存性は、 E_g と ψ_B の温度依存性に起因する. 式 (18)、(19) より、しきい値電圧の温度係数は次式で表すこと ができる.

$$\frac{dV_{TH}}{dT} = -(2\eta - 1)\frac{k_B}{q} \left\{ \ln\left(\frac{\sqrt{N_C N_V}}{N_A}\right) + \frac{3}{2} \right\} + \frac{\eta - 1}{q} \frac{dE_g}{dT}$$
(21)

ここで、N_C と N_V は伝導体と荷電子帯における実効状態密度 である. 式 (18), (19) から分かるとおり, しきい値電圧 VTH は 不純物濃度 NA に依存するため, NA のバラツキがしきい値電 圧 V_{TH} のバラツキに大きく影響を与えることがわかる.しか し一方で,式(20)から明らかな通り、しきい値電圧の温度依存 性は、不純物濃度 NA が対数項に含まれるため、大きく変動す ることは無い. このことを数値計算により確認した結果を図 10 に示す. 不純物濃度に対するしきい値電圧の温度係数および しきい値電圧をプロットしたものである. この数値計算には本 設計で使用した 0.35 µm CMOS プロセスパラメータを使用し た.図10より、2×10¹⁷(cm⁻³)の不純物濃度周辺(使用した 標準 CMOS プロセスでの不純物濃度) において、しきい値電圧 が ±20 %(0.5±0.1 V) 変動した場合, 温度係数は ±2 %程度と 比較的変化が小さいことが確認できる.このため、図8のシミュ レーション結果で示したとおり、温度係数の変動は小さくなり、 式(16)に基ずく回路設計パラメータ Kを適切に設定すること で,しきい値電圧の負の温度依存性を打ち消し,ゼロ温度係数の 電圧を生成することができる. つまり, 温度変動の小さな基準 電圧源を構築することが可能である.

6. ま と め

本稿では、極低電力で動作する基準電圧源回路を提案した. こ の回路は抵抗素子を用いずに、強反転線形領域で動作する線形 MOS 抵抗と、サプスレッショルド領域で動作する MOSFET で 構成した. 出力電圧は 0.81 V の絶対零度のしきい値電圧を参照 する. モンテカルロ解析により出力電圧の相対精度は-20 °C ~ 100 °C の温度範囲で ± 0.3 %以内に抑えることができることを 確認した. また、動作電圧は 1.2 V 以上の電源電圧で動作し、電 源電圧の変動に対して出力電圧の変動は \pm 0.5 %であった. 消 費電力は最大 0.5 μ W の極低電力構成を実現した. これらの結 果より、この回路は、サブスレッショルドシステムにおける基準 電圧源回路として使用することができる見通しを得た。

謝 辞

本研究は東京大学大規模集積システム設計教育研究センター を通し、日本ケイデンス株式会社の協力で行われたものである.

献

文

- Ministry of Internal Affairs and Communications, "u-Japan Policy," http://www.soumu.go.jp/menu_02/ict/ujapan/index.html
- [2] R. H. Dennard, F. H. Gaensslen, H. Yu, V. L. Rideout, E. Bassous, and A. R. LeBlanc, "Design of ion-implanted MOSFET's with very small physical dimensions," IEEE Journal of Solid-State Circuits, vol. 9, pp. 256 - 268, Oct. 1974.
- [3] G. E. Moore, "No exponential is forever: But "Forever" can be delayed!," IEEE International Solid-State Circuits Conference, vol. XLVI, pp. 20 - 23, Feb. 2003.
- H. Iwai, "CMOS technology-Year 2010 and beyond," IEEE Journal of Solid-State Circuits, vol. 34, pp. 357 - 366, Mar. 1999.
- [5] S. Yan, "Low voltage analog circuit design techniques: A tutorial," IEICE Trans. Fundamentals, Vol.E83-A, no.2, pp.179-196, Feb. 2000.
- [6] K. Ueno, T. Hirose, T. Asai, and Y. Amemiya, "CMOS smart sensor for monitoring the quality of perishables," IEEE Journal of Solid-State Circuits, vol. 42, no, 4, pp. 798-803, Apr. 2007.
- [7] T. Hirose, T. Asai, and Y. Amemiya, "Power-supply circuits for ultralow-power subthreshold MOS-LSIs," IEICE Electronics Express, vol. 3, no. 22, pp. 464-468 2006.
- [8] K. Ueno, T. Hirose, T. Asai, and Y. Amemiya, "Ultralowpower smart temperature sensor with subthreshold CMOS circuits," Proceedings of the 2006 International Symposium on Intelligent Signal Processing and Communication Systems, pp. 546-549, Dec. 2006.
- [9] P. K. T. Mok and K. N. Leung, "Design considerations of recent advanced low-voltage low-temperature-coefficient CMOS bandgap voltage reference," 2004 IEEE Custom Integrated Circuits Conference, May 2004.
- [10] H. Banba, H. Shiga, A. Umezawa, T. Miyaba, T. Tanzawa, S. Atsumi, and K. Sakui, "A CMOS bandgap reference circuit with sub-1-V operation," IEEE Journal of Solid-State Circuits, vol. 34, pp. 670 - 674, May. 1999.
- [11] A. E. Buck, C. L. McDonald, S. H. Lewis, and T. R. Viswanathan, "A CMOS bandgap reference without resistors," IEEE Journal of Solid-State Circuits, vol. 37, pp. 81 - 83, Jan. 2002.
- [12] T. Hirose, T. Matsuoka, K. Taniguchi, T. Asai, and Y. Amemiya, "Ultralow-power current reference circuit with low temperature dependence," IEICE Trans. Electron., Vol.E88-C, no.6, pp.1142-1147, Nov. 2004.
- [13] T. Matsuda, R. Minami, A. Kanamori, H. Iwata, T. Ohzone, S. Yamamoto, T. Ihara, S. Nakajima, "A Temperature and Supply Voltage Independent CMOS Voltage Reference Circuit," IEICE Trans. Electron., Vol.E88-C, no.5, pp.1087-1093, Nov. 2005.
- [14] E. A. Vittoz and O. Neyroud, "A low-voltage CMOS bandgap reference," IEEE Journal of Solid-State Circuits, vol. 14, pp. 573 - 579, Jun. 1979.
- [15] W. M. Sansen, F. Op't Eynde, and M. Steyaert, "A CMOS temperature-compensated current reference," IEEE Journal of Solid-State Circuits, vol. 23, pp. 821 - 824, June 1988.
- [16] Y. Taur, T.H. Ning, "Fundamentals of Modern VLSI Devices," Cambridge University Press, 2002.