# 抵抗変化型メモリを用いたアナログ STDP シナプスデバイス

An analog STDP synaptic device consisting of a Resistive RAM and CMOS Circuits

安達琢

Taku Adachi

本村真人 Masato Motomura

北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University

浅井哲也

Tetsuva Asai

#### 1 まえがき

ニューラルネットワークでは、シナプスの数はニュー ロンに比べて非常に多い. そのため、シナプスを集積 化することはニューラルネットワークをハードウェア化 する上で難しい課題の一つである.近年,この問題を解 決する素子として、抵抗変化型メモリ (ReRAM) が注 目されている [1~3]. 我々は過去に ReRAM を用いたシ ナプスデバイスを提案した [4~5]. この回路は非対称の STDP 特性を示すアナログシナプスデバイスである。本 稿ではこのデバイスをディスクリート素子で構成する上 での問題点を述べ、それを解決する改良型 STDP シナ プスデバイスを提案する.

#### 2 改良型 STDP シナプスデバイス

既提案デバイスを図1に示す. この回路をディスク リート素子で構成する場合,M3に流れる飽和電流の値 が大きいため ReRAM に過剰な電流が流れ、素子が壊れ てしまう場合があった.この問題を解決するため、電流 源を用いて M3 に流れる電流の最大値を制限する。改良 型 STDP シナプスデバイスを図2に示す. ReRAM は, 図中の(1)方向に電流が流れた場合コンダクタンスが増 加する((2)の向きに電流が流れた場合コンダクタンス は減少する)向きに接続されている. $V_{\rm pre}, V_{\rm post}$ はそれ ぞれシナプス前,後ニューロンのスパイク電位を表す. 以下, 改良型 STDP シナプスデバイスの動作を説明す る. V<sub>post</sub> が立ち上がると M4 は ON 状態となり, V<sub>1</sub>の 電位は0となる. V<sub>1</sub>の電位が0になると M7 は ON 状 態となり、nMOS 電流ミラー回路の M8 が飽和領域で動 作し,もし M3 が飽和状態であれば I<sub>out</sub>=I<sub>MAX</sub> となる. その後, V<sub>post</sub> が立ち下がると V<sub>1</sub> の電位も上昇する. M5 のゲート電圧 Vb が十分に大きな場合(M5 が OFF の場 合), M4 及び M5 は M5 の OFF 抵抗を負荷とした反転 増幅器になる.この時の増幅率をAとすると,M4の寄 生容量  $C_{\rm gd}$  はミラー効果により約 A 倍される. そのた め、V1の電位はVpostの立ち下がりに対して大きな時間 遅れを伴って上昇する.V1 の電位が上昇すると M7 は次 第に OFF 状態になり、M8 も飽和領域で動作できなくな る. そのため、Iout は時間遅延を伴って減少する. これ により、時間遅延を伴って減少する電流 Iout が生成され る. V<sub>pre</sub> が立ち上がると, M2 は ON 状態となり (1) 方 向に流れる電流と Iout が Cpre を充電する. その後 Vpre が立ち下がると (2) 方向に流れる電流により ReRAM の コンダクタンスは減少する.この時 Cpre は (1) 方向に流 れる電流と Iout により充電されたため、Vore の立ち下

がりで (2) 方向に流れた電流量は Vpre の立ち上がりによ り (1) 方向に流れた電流よりも多い, そのため ReRAM のコンダクタンスの変化量  $\Delta G_{\text{MEM}}$  は負となる.

## 3 シミュレーション

0.35 µm CMOS パラメータを用いてシミュレーショ ンを行った.図3にスパイクタイミング差が2.0 μs で のシミュレーション結果を示す.上から順に $V_{\text{pre}}, V_{\text{post}},$  $V_1, I_{\text{out}}, \Delta G_{\text{MEM}}$ の時間変化を示す。 $V_{\text{post}}$ が立ち上が ると $V_1$ は0になり、 $V_{\text{post}}$ の立ち下がり後は $V_1$ が $V_{\text{post}}$ に対して大きな時間遅れを伴って上昇した. Vpre が立ち 上がると Cpre が ReRAM を通して充電されると同時に  $I_{\text{post}}$ により充電され、 $\Delta G_{\text{MEM}}$ は正になった。 $V_{\text{post}}$ が 立ち下がると図 2 の (2) 方向に流れる電流により Cpre が放電され、 $\Delta G_{\text{MEM}}$ は負になった. 提案デバイスの時 間窓を図4に示す.これにより、今回提案したデバイス が既提案デバイスと質的に等価な非因果領域での STDP 特性を持つことを確認できた.



### 参考文献

- [1] G. S. Snider, NANOARCH, 85-92, 2008.
- [2] A. Afifi, et al., IEICE ELEX, 6(3), 148, 2009.
- [3] B. L. Barranco, et al., Nature Precedings, 1, 2009.
- [4] 赤穂 伸雄, et al., 2010 年信学ソ大会, A1-12, 2010.
- [5] 安達 琢, et al., 信学技報, 65-70, 111(106), 2011.