## バイポーラ型抵抗変化メモリ素子を用いたSTDPシナプスデバイス

赤穂 伸雄† 浅井 哲也† 柳田 剛†† 川合 知二†† 雨宮 好仁†

† 北海道大学大学院情報科学研究科 〒 060-0814 札幌市北区北 14 条西 9 丁目
†† 大阪大学産業科学研究所 〒 567-0047 大阪府茨木市美穂ヶ丘 8-1
E-mail: †{akou@lalsie, asai@ist, amemiya@sapiens-ei.eng}.hokudai.ac.jp,
††{yanagi32,kawai}@sanken.osaka-u.ac.jp

**あらまし** 抵抗変化メモリ (resistive RAM: ReRAM) を用いた STDP シナプスデバイスを提案する。提案デバイス は、バイポーラ型抵抗変化メモリ素子, キャパシタ, および二つの nMOS FET からなる CMOS-ReRAM ハイブリッ ド回路である。試作デバイスを用いた実験により、i) 用いたバイポーラ型抵抗変化メモリ素子がメモリスタの数理モ デルと質的に等価であること, ii) バイポーラ型抵抗変化メモリ素子とキャパシタからなる CR 回路にスパイク電圧を 与えた場合、スパイク前後でメモリ素子のコンダクタンスが変化しないこと, iii) 上記 ii) のキャパシタの充放電過程 において、キャパシタの電荷をリークさせることにより、スパイク前後でメモリ素子のコンダクタンスが増加するこ と, および、iv) 上記 ii) と iii) により、スパイクタイミングに応じてコンダクタンスが変化する STDP シナプスデバ イスが構成可能であることを示す。

キーワード ニューロデバイス,抵抗変化メモリ (ReRAM),メモリスタ,シナプス,STDP

# A ReRAM-based Analog Synaptic Device exhibiting Spike-Timing-Dependent Plasticity

Nobuo AKOH<sup>†</sup>, Tetsuya ASAI<sup>†</sup>, Takeshi YANAGIDA<sup>††</sup>, Tomoji KAWAI<sup>††</sup>, and Yoshihito

## $AMEMIYA^{\dagger}$

† Graduate School of Information Science and Technology, Hokkaido University Kita 14, Nishi 9, Kita-ku, Sapporo, Hokkaido, 060–0814 Japan
†† The Institute of Scientific and Industrial Research, Osaka University Mihogaoka 8-1, Ibaraki, Osaka, 567–0047 Japan
E-mail: †{akou@lalsie, asai@ist, amemiya@sapiens-ei.eng}.hokudai.ac.jp, ††{yanagi32,kawai}@sanken.osaka-u.ac.jp

**Abstract** We propose a STDP synaptic device that employs a resistive RAM (ReRAM). The device is a CMOS-R-eRAM-hybrid circuit that consists of a bipolar ReRAM, a capacitor, and two nMOS FETs. Through extensive experimentals of our prototype device, we demonstrate that i) transient characteristics of our ReRAM are qualitatively equivalent to characteristics of a mathematical model of memristors, ii) conductance of the ReRAM does not change when one applies voltage spikes to a CR circuit consisting of the ReRAM and a capacitor, iii) when the capacitor is discharged via an additional current path during the charge and discharge process in ii) above, conductance of the ReRAM is certainly increased, and iv) by combining properties of ii) and iii) above, conductance of our STDP device is certainly modulated (increased or held) by the input spike timing.

Key words Neural device, resistive RAM (ReRAM), memristor, synapse, STDP

## 1. まえがき

つは、不揮発のアナログシナプスをなるべく簡単な構造で実現 することである。揮発性のアナログシナプスについては、これ まで様々な提案がなされている(例えば、[1]~[3] など)。一方、

ニューラルネットワーク LSI を設計する上で困難な課題の一

不揮発の(電源を落としても結合重みが保持される)シナプス については、これまでフラッシュメモリやその代替技術を応用 したシナプスデバイス(例えば、[4]~[6]など)が提案されてき たが、結合重みの書き換え可能回数が少ないことや、書き換え 制御回路の構成が複雑であることなどから、なかなか本物が現 れないというのが実情である。

ところで、Leon Chua が約 40 年前にその存在を予測した第 4 の電気回路素子「メモリスタ」[7] が "発見"されたとの報告が 2008 年になされた [8]。実際には、報告されたデバイスは抵抗 変化メモリ (resistive RAM: ReRAM) であり、これは本来の 第 4 の電気回路素子—電荷 q と磁束  $\phi$  の関係: " $\phi = f(q)$ "— を直接的に表すものではなく、その微分

$$\frac{d\phi}{dt} = \frac{\partial f(q)}{\partial q} \frac{dq}{dt} \quad \rightarrow v = M(q)i, \quad M(q) \equiv \frac{\partial f(q)}{\partial q}$$

の特性を示すデバイスであった (v, i はそれぞれメモリスタの 両端電圧と電流, M(q) はメムリスタンスと呼ばれる)。この特 性から、 $\phi = f(q)$ の関係が「間接的に」導き出されたのであ る (このデバイスが電荷と磁束を結ぶ本物の第4の素子であ るか否かについての議論は、[9]を参考にされたし)。M(q)を 抵抗と見なせば、そこではオームの法則が成立する。f(q) は q に対して単調増加する非線形関数であり、この素子に電流を 流すと(電荷 q を移動させると)、M(q), つまり抵抗相当量が 変化する。よって、デバイスに流した電流の量(単位時間あた りに移動した電荷量) によって抵抗値が決まると考えてよい。 また、電流を流さなければ、現在の抵抗値が保持(不揮発に記 憶)されるだろう。つまり、このデバイスは memory (メモリ) 機能を持つ resister(抵抗)である。40年前にこれを予測した Chua は、上記の言葉の類推から、このような性質を持つ素子 を "memristor"(メモリスタ)と名付けた<sup>(住1)</sup>。

メモリスタは不揮発アナログシナプスをハードウェアで実現 する上で有用であると考えられ、これまで幾つかの例が紹介 されている。たとえば、[10] にてメモリスタの STDP シナプス への応用の可能性が示唆されている(ただし、具体的な回路は 示されていない)。また、[11] では、ReRAM 素子単体による STDP シナプスの実験結果が提案されている。しかし、この論 文は ReRAM のメモリ効果のみを示したものであり、STDP 学 習のための具体的な回路は示されていない(恐らく、ReRAM のコンダクタンスを STDP 特性に合うように手作業で調整し た結果を示したものと考えられる)。また、[12] では具体的な回 路が示されているが、これはメモリスタ(論文では原子スイッ チを想定したデバイス)に三値のパルスを与えるものであり、 そのディジタル制御回路の構成が非常に複雑であった。本稿で は、より自然かつなるべく小規模の回路で学習を制御できるよ うなアナログ STDP シナプス回路を提案する。シミュレーショ ンではなく、試作デバイスを用いた実験によりその動作を示す。



図 1 薄膜バイポーラ ReRAM アレイ (9x9)の構造



図 2 提案するアナログ STDP シナプス回路.

## 2. ReRAM を用いた STDP シナプスデバイス の構成

図1に今回使用したバイポーラ ReRAM デバイスの模式図 を示す。ボンディング作業を容易にするため、ナノワイヤ型[8] ではなくナノ薄膜型(ニッケル酸化膜)の ReRAM を使用した (大阪大学産業科学研究所の提供による)。9×9 個の ReRAM が実装されており、基板(ReRAM の片方の端子)は共通であ る。プラチナ電極(200×200 µm<sup>2</sup>)および共通基板電極を外部 パッケージにボンディングし、外部のディスクリート素子と組 み合わせて回路を構成する。

提案するアナログ STDP シナプス回路を図 2 に示す。これは、バイポーラ型抵抗変化メモリ素子(ReRAM), キャパシタ(C), および二つの nMOS FET(M1 と M2) からなる CMOS-ReRAM ハイブリッド回路である。シナプス前ニューロンからのスパイク(電圧),シナプス後ニューロンからのスパイク(電圧)およびシナプス後電圧をそれぞれ  $V_{\text{pre}}$ ,  $V_{\text{post}}$  および  $V_{\text{PSP}}$  で表す。また、シナプス後電流を  $I_{\text{PSC}}$  で表し、この電流をシナプス後ニューロンが積分する。

まず、M2 がオフ(シナプス後ニューロンが非発火)の状態 を考える。M1 のゲート容量が C よりも十分小さければ、こ の回路は単なる CR 回路である(R は ReRAM の抵抗)。この 状態で V<sub>pre</sub> にパルス電圧が与えられたとしよう。すると、ま

<sup>(</sup>注1):電流量によって抵抗値が不揮発に保持されるデバイスは ReRAM に限っ たものではないが、近年はそれらを総じてメモリスタと呼ぶ傾向がある。これは 主に Chua の主張によるものであるが、メモリスタの発見報道がなされた 2008 年以前から ReRAM の研究を進めてきた研究ブループや大手半導体メーカー (米 HP 社を除く) は、メモリスタという言葉を敬遠する傾向がある。

ずパルス電圧の立ち上がりで ReRAM を介して C が充電され る。このとき、ReRAM を介して C へ電流が流れる(電荷が 移動する)ため、ReRAM のコンダクタンスが増加する。その 増加分は、ReRAM 内部を移動した電荷量により決まる。次に このパルス電圧が立ち下がると、ReRAM を介して C が放電 される。C の放電が完了したとき、ReRAM からグラウンド (V<sub>pre</sub> = 0)へ逆向きに移動した電荷量は、パルス電圧の立ち 上がりで C に蓄えられた電荷量と同じである。よって、C の 充電による ReRAM のコンダクタンスの増加量と同じ量だけ ReRAM のコンダクタンスが減少する。したがって、V<sub>pre</sub>のパ ルス電圧の立ち上がり/立ち下がり前後で ReRAM のコンダ クタンスは変化しない。

次に、C が充電された状態で M2 がオンとなった場合を考え る。上述と同様、Vpre にパルス電圧が与えらるとしよう。する と、パルス電圧の立ち上がりで ReRAM を介して C が充電さ れ、ReRAM のコンダクタンスが増加する。この状態で M2 が オンになると、M2を介してCが放電される。したがって、こ の後で Vpre のパルス電圧が立ち下がると、ReRAM からグラ ウンド  $(V_{\text{pre}} = 0)$  へ移動する電荷量は充電時の電荷量よりも 少なくなる。よって、この放電による ReRAM のコンダクタ ンスの減少量は、C の充電によるコンダクタンスの増加量より も少なくなる。その結果、Vpre のパルス電圧の立ち上がり/立 ち下がり前後での ReRAM のコンダクタンスが増えることに なる。簡単のためこれらのパルスの幅と振幅が一定であるとす れば、このコンダクタンスの増加量は、Vpre と M2 をオンにす るパルス(V<sub>post</sub>)の時間差によって決まる。V<sub>pre</sub> および V<sub>post</sub> の発火タイミングをそれぞれ  $t_{\rm pre}$  および  $t_{\rm post}$  とすれば、 $\Delta t$  $(\equiv t_{\text{post}} - t_{\text{pre}})$ が正のときに、コンダクタンスが増加する。逆 に  $\Delta t$  が負のときには、コンダクタンスは変化しない。よって、 本デバイスは一般の STDP 特性における  $\Delta t > 0$  の領域のみを 模擬する。

上記のしくみにより、Vpre および Vpost の発火タイミングで ReRAM のコンダクタンスを制御できる。ReRAM のコンダク タンスの大きさによって、シナプス後電位(VPSP)の時定数 が変化するわけだが、このシナプス後電位をシナプス後ニュー ロンが(十分な時間をかけて)積分すると、その積分値(=膜 電位)は ReRAM のコンダクタンスに関わらず一定となって しまう。したがって、VPSP を何らかの形で非線形変換し、そ の値をシナプス後ニューロンで積分する必要がある。そのため に、M1 を用いる。M1 が飽和領域で動作すると、VPSP の二乗 (VPSP が M1 のしきい電圧以下の場合は exp(VPSP))に比例す る *I*PSC が流れる。よって、このシナプス後電流をシナプス後 ニューロンで積分すれば、その膜電位は ReRAM のコンダクタ ンスによって変化することになる(ReRAM のコンダクタンスが大き ければ変化量も大きい)。

## 3. 試作デバイスの実験結果

#### 3.1 予備実験

第1章の冒頭で述べたように、メモリスタのモデルはメムリ



図3 使用するバイポーラ ReRAM のコンダクタンス変化の検証結果.



図 4 DC スイープ幅によるコンダクタンスの変化.

スタンス *M*(*q*) を用いて表されるが、ここではより直感的に理 解しやすい表現

$$i = g(w)v, \quad \frac{dw}{dt} = i,$$
 (1)

を用いて、使用する ReRAM とモデルの比較を行う。ここで、 *v*,*i*はそれぞれメモリスタの両端電圧と電流,*w*はメモリスタ の内部状態(メモリスタを介して移動する電荷量に相当する量 と考えてもよい),*g*(*w*)は*w*に対して単調増加するコンダクタ ンス関数である[8]。この式が意味することは、メモリスタに電 流を流し続ければ*w*が増加し、それによって*g*(*w*)も増加する, ということである。したがって、図3内に示すような回路系を 組んで ReRAM に電流を流し続ければ、ReRAM がメモリス タのモデルと質的に同じ振る舞いを示すとすれば、ReRAM の コンダクタンスが増加して ReRAM の両端電圧が次第に減少 するはずである。半導体パラメータアナライザを用いて微小電 流(10 nA)をバイポーラ型 ReRAM に流し続けてその両端電 圧をサンプリングした結果、この両端電圧が時間とともに確か に減少することを確認した(図3)。

次いで、今回使用する ReRAM のコンダクタンス計測のた めのスイープ電圧上限の見積もりを行った。ReRAM のコンダ クタンスは ReRAM に流した電流によって変化するため、IV 特性(コンダクタンス)を計測するために ReRAM に電圧を かけると、そのたびにコンダクタンスが変化してしまう。よっ て、ReRAM にかける電圧をなるべく低くして計測によるコン ダクタンス変化を小さくしたいわけだが、ReRAM にかける 電圧が低すぎると今度は雑音が問題となる。そこで、使用する ReRAM のちょうどよいスイープ電圧をあらかじめ見積もって おく必要がある。図4に、ReRAM の初期状態から 20 回 DC



図 5 ReRAM の電流の向きによるコンダクタンス増減の検証結果.



図 6 ReRAM の電流の向きによるコンダクタンス増減(複数回).

スイープを行った後の IV 特性を示す(半導体パラメータアナ ライザを使用。スイープ時間: 640 µs)。図 4(a)のスイープ電 圧は 0.2 V, (b)のそれは 1.4 V である。図 4(a)では 20 回 DC スイープを行ってもコンダクタンス<sup>(注2)</sup>はほとんど変化しなかっ たが、(b)では 20 回スイープした後のコンダクタンスは初期状 態から大きく変化した。また、スイープ電圧が 0.1 V 程度以下 になると、電流の雑音成分が目立つようになる [図 4(a)]。よっ て、計測を行う時にはスイープ幅を 0.2 V 程度とすることが望 ましい。

次に、電流の向きによる ReRAM のコンダクタンス増減の 検証を行った。その結果を図 5 に示す。この実験ではまず、 ReRAM の初期状態における IV 特性を測定した [図中の (a)]。 その後、図中の *I*<sub>ReRAM</sub> の矢印の方向に電流パルス (振幅: 10 µA, パルス幅: 640 µs)を与え、再度計測を行った結果が図中 の (b)である。電流パルスによってコンダクタンスが増加する ことが確認できた。次に、図中の *I*<sub>ReRAM</sub> の矢印とは逆方向に 同じ電流パルスを与えた後、再度 IV 特性を計測した。その結 果が図中の (c) である。この電流パルスによりコンダクタンス が減少することが確認できた。ただし、同振幅, 同パルス幅の 電流パルスを与えたにも関わらず、コンダクタンスはもとの初 期状態に戻らず若干増加した。これは使用した ReRAM デバイ ス構造の非対称性によるものと考えられ、対称性の高いナノワ イヤ構造の ReRAM を用いれば、このコンダクタンスはもとの



図7 ReRAM の電流の向きによるコンダクタンス増減(非飽和領域).



図 8 ReRAM-C 回路にパルス電圧を与えた場合の ReRAM のコン ダクタンス変化.

初期状態に戻るものと考えられる。

今回使用する ReRAM は、順方向(または逆方向)に十分大 きな電流を流すとコンダクタンスが大きな(または小さな)値 に固定されてしまう(図5の実験では、最もコンダクタンスが 低い状態を初期状態とした)。よって、一回の更新でコンダクタ ンス値が飽和してしまわないような電流パルスの振幅と幅を見 積もる必要がある。そこでまず、図5と同様の実験を複数回繰 り返し、その度に IV 特性を計測してコンダクタンスの変化を 観測した(この実験でも、ReRAM の初期状態のコンダクタン スは最小値となるようあらかじめ設定しておく)。その結果を 図 6 に示す。コンダクタンスを増加 [図 6(a); 5 回スイープ] お よび減少 [(b); 3 回スイープ] させる両実験において、コンダク タンス値が飽和することはなかった。よって、振幅 10 μA, 幅 640 μs の電流パルスであれば、一回の更新でコンダクタンス値 が飽和することはない。次に、ReRAM の初期状態のコンダク タンスが最小値でない状態からコンダクタンスを増減させた実 験結果を図7に示す。図中の(a)が最小コンダクタンス,(b)が 中間(非飽和)コンダクタンスである。(b)の状態からさらに

<sup>(</sup>注2):この ReRAM の IV 特性は非線形であるためコンダクタンスを計算で きないが、ここでは簡単のためこの IV 特性の微分コンダクタンスをコンダクタ ンスと呼ぶことにする





図 9 ReRAM-C 回路に電荷リークパス (M2) を加えた与えた場合の ReRAM のコンダクタンス変化.

順方向の電流を流してコンダクタンスを増加させた結果が (c), 逆方向に同じ電流を流してコンダクタンスを減少させた結果が (d) である。これより、最小コンダクタンスの状態からでなく てもコンダクタンスの増減が可能であることが確認できた。

#### 3.2 ReRAM を用いた STDP シナプスの実験結果

前節の予備実験により、ReRAM を用いた STDP シナプス 回路(図2)の実験準備が整った。まず、図2の ReRAM-C 回 路をボード上に構成し、半導体パラメータアナライザのシール ドボックス内で計測を行った。その結果を図8に示す(C は 5 nF)。この実験では、図中の回路の V<sub>pre</sub> にパルス電圧を与え、 そのときの V<sub>PSP</sub> および C の電流(グラウンドに相当する電圧 源の電流)をパラメータアナライザでサンプリングし、IV 特 性を算出した(パルスを与えている最中に IV 特性を直接計測 できないため)。この図において、(a)は V<sub>pre</sub> のパルスが立ち 上がる前の IV 特性,(b)はパルスが立ち上がった後の IV 特性, (c)はパルスが達下がった後の IV 特性を表す。これより、V<sub>pre</sub> のパルスの前後で、ReRAM のコンダクタンスがほとんど変化 しないことが確認できた。

次に、図 8 中の ReRAM-C 回路にリーク用の nMOS トラ ンジスタ (2SK1398) を付加した回路の実験を行った。その結 果を図 9 に示す。図 9(a) では M2 が常にオフであるため、IV

図 10 提案 STDP シナプスデバイスの Δg (コンダクタンス変化 量) -Δt (スパイクタイミング差) 特性.

特性は図 8 と同じになる (使用した ReRAM と容量 C では、 nMOS トランジスタのリーク電流はほぼ無視できる)。図中の (i), (ii), および (iii) は、それぞれ初期状態,  $V_{\text{pre}}$ の立ち上が り後, および立ち下がり後の ReRAM の IV 特性である (図 8 の実験同様、 $V_{\text{PSP}}$  と C の電流をサンプリングして算出)。次 に、C の充電後に M2 がオンとなるような  $V_{\text{post}}$  を与える実験 を行った。結果を図 9(b) に示す。この場合、初期状態 (i) から  $V_{\text{pre}}$ のパルスの立ち上がりによって一時的に増加したコンダク タンス (ii) は、 $V_{\text{pre}}$ の立ち下がり後、初期コンダクタンス (i) に戻らなかった [(iii)]。これらは想定どおりの結果である。

最後に、提案シナプスデバイス(ReRAM-C 回路+M2)の STDP 特性を評価した。図 10(a) に示すようなスパイクを  $V_{\text{pre}}$ ,  $V_{\text{post}}$  に与え(図の例では、 $\Delta t \equiv t_{\text{post}} - t_{\text{pre}} = 10$  ms, スパ イク振幅: 1.5 V, 幅: 1 ms)、そのときの  $V_{\text{PSP}}$  および C の 電流から IV 特性を算出し、その微分コンダクタンスを計算し た。その結果を図 10(b) に示す。この図より、スパイクタイミ ング差( $\Delta t$ )が小さくなるにつれて、微分コンダクタンスの 変化量( $\Delta g$ )が増えることが確認できた。ただし、 $\Delta t$ を十分 に大きくしても  $\Delta g$  は 0 に漸近しなかった。この現象は、図 8(a),図 9(a) から予測できたことである( $V_{\text{pre}}$ のパルスの前後 で ReRAM のコンダクタンスは僅かに増加する)が、これは ReRAM デバイスの構造を対称に設計することで、大幅に改善できる見込みである。

## 4. まとめ

バイポーラ型の抵抗変化メモリ (ReRAM) を用いて不揮発の アナログ STDP シナプスデバイスを構成した。まず、ReRAM の基本性質がメモリスタのそれと等価であると仮定し、ReRAM, C, および nMOS FET を用いたシナプス回路を設計した。次い で、試作 ReRAM デバイスを用いた実験により、この ReRAM がメモリスタの基本性質--素子に流した電流量によってコンダ クタンスが変化する性質--を有することを確認した。さらに、 試作 ReRAM デバイスとディスクリート素子(キャパシタCと nMOS FET)を組み合わせた回路の実験を行い、i) ReRAM とキャパシタからなる CR 回路にスパイク電圧を与えた場合、 スパイク前後で ReRAM のコンダクタンスが変化しないこと, ii) 上記 i) のキャパシタの充放電過程において、キャパシタの 電荷を nMOS FET 経由でリークさせることにより、スパイク 前後で ReRAM のコンダクタンスが増加することを確認した。 最後に、提案シナプス回路にタイミングの異なる二種類のパル ス電圧を与えた場合、そのタイミング差に応じてシナプス回路 のコンダクタンスが変化することを(シミュレーションではな く)実デバイスを用いて示した。

提案デバイスは STDP の非因果的な入力領域( $\Delta t \equiv t_{\text{post}} - t_{\text{pre}} < 0$ )を実装していない。この実装のためには、 今回の提案シナプス回路を差動で構成すればよい。また、シナ プス後電圧を非線形変換したシナプス後電流の積分回路につい てはまだ実験で確認をしていないが、この非線形変換の有用性 は自明である。

提案回路における容量 C をどのくらいまで小さくできるかが 本提案回路のネックとなるだろう。現在は原理確認のために比 較的大きな容量(5 nF)を用いているが、その集積実装は容易 ではない。よって、この容量の下限を見積もることが急務と言 える。

## 謝 辞

本研究の一部は文部科学省 新学術領域「分子ナノシステムの 創発化学」(20111004)を受けて実施したものです。

#### 文 献

- Y. Kanazawa, T. Asai, M. Ikebe, and Y. Amemiya, "A novel CMOS circuit for depressing synapse and its application to contrast-invariant pattern classification and synchrony detection," *Int. J. Robotics and Automation*, vol. 19, no. 4, pp. 206–212, 2004.
- [2] H. Tanakaa, T. Moriea, and K. Aihara, "A CMOS circuit for STDP with a symmetric time window," *Brain-Inspired IT III*, K. Natsume, A. Hanazawa, and T. Miki, Eds., International Congress Series, vol. 1301, pp. 152–155, Elsevier, Netherlands, 2007.
- [3] 清水 亮, 佐伯 勝敏, 関根 好文, "時系列パターンを保持可能 な STDP を有するパルス形ハードウェアニューラルネットワー ク," 電気学会論文誌 C, vol. 129, no. 7, pp. 1198–1204, 2009.
- [4] K. Nakajima, S. Sato, T. Kitaura, J. Murota, and Y. Sawada, "Hardware implementation of new analog memory for neural networks," *IEICE Trans. Electron.*, vol. E78-

C, no. 1, pp. 101–105, 1995.

- [5] C. Diorio, P. Hasler, B. Minch, and C. Mead, "Floatinggate MOS synapse transistors," *Neuromorphic Systems En*gineering, The Kluwer International Series in Engineering and Computer Science, vol. 447, no. IV, pp. 315–337, 1998.
- [6] S. Kinoshita, T. Morie, M. Nagata, and A. Iwata, "A PWM analog memory programming circuit for floating-gate MOS-FETs with 75-µs programming time and 11-bit updating resolution," *IEEE J. Solid-State Circuits*, vol. 36, no. 8, pp. 1286–1290, 2001.
- [7] L.O. Chua, "Memristor the missing circuit element," IEEE Trans. Circuit Theory, vol. 18, pp. 507–519, 1971.
- [8] D.B. Strukov, G.S. Snider, D.R. Stewart, and R.S. Williams, "The missing memristor found," *Nature*, vol. 453, no. 1, pp. 80-83, 2008.
- [9] 雨宮 好仁,高橋 庸夫,"磁束と電荷を結ぶ新しい機能デバイスの 開拓,"電子情報通信学会技術研究報告. SDM, シリコン材料・デ バイス vol. 108(438), pp. 69–74, 2009.
- [10] B. Linares-Barranco and T. Serrano-Gotarredona, "Memristance can explain Spike-Time-Dependent-Plasticity in Neural Synapses," *Nature Precedings*, http://hdl.handle.net/ 10101/npre.2009.3010.1, 2009.
- [11] S.H. Jo, T. Chang, I. Ebong, B.B. Bhadviya, P. Mazumder and W. Lu, "Nanoscale memristor device as synapse in neuromorphic systems," *Nano Letters*, vol. 10, no. 4, pp. 1297– 1301, 2010.
- [12] G.S. Snider, "Self-organized computation with unreliable, memristive nanodevices," *Nanotechnology*, vol. 18, no. 36, 365202, 2007.