# サブスレッショルド CMOS 論理回路のためのオンチップ電源

# Power Supply Circuit for Subthreshold-CMOS Digital Systems

上野 憲一 浅井 哲也 北海道大学 情報科学研究科 雨宮 好仁

Hideto Shimada Ken Ueno Tetsuya Asai Yoshihito Amemiya Department of Electrical Engineering, Hokkaido University

## 1 はじめに

近年、情報化社会の展開にともなってセンサネ ットワークの構築と多種多様なスマートセンサ LSIが要求されるようになった。これらセンサLSI は広範囲に分散配置され、限られたエネルギー源 で長時間動作することが要求される[1]。したが ってLSI上のディジタル回路をサブスレッショル ド領域で動作させる必要があり、そのためLSI上 の電源回路に工夫が必要となる。本研究ではその 電源回路を構成するための方針を示す。

このようなサブスレッショルドLSIに対する最 大の要求は低エネルギー動作にある。サブスレッ ショルドLSIは超小型マイクロ電池で数年にわた り動作することが要求され、理想的には貧エネル ギー環境(薄暮光,小温度差,弱電波,微小振動な ど[2])から採取できるエネルギーだけで永久に 動くことが望まれる。サブスレッショルドLSIの 応用では高い速度性能は要求されないが、それで も用途に応じた所定の速度で動かすためには消 費エネルギーとの兼ね合いが必要となる。つまり

「用途に必要なゲート速度が得られる範囲で消 費エネルギーが最小」となるようにLSIを動作さ せなくてはならない。このためLSI チップ上に専 用の電源回路を設けることが必要となる。以下に おいて、このオンチップ電源回路の設計方針を述 べる。

2 低エネルギー動作のためのオンチップ電源

# 2.1 理想的な最小エネルギー設計とその問題 点

サブスレッショルドLSIのディジタル回路を設 計するときは「必要な動作速度が得られる範囲で 単位演算あたりの消費エネルギーが最小」となる ように構成する必要がある。この要求に忠実に沿ったものとして Chandrakasan らによる最小エネルギー設計が知られている[3]。この設計法によれば、論理回路の構成(活性化率,論理の幅と深さ,など)および単位演算あたりの処理時間を決めると、それらの条件下で

「単位演算あたりの消費エネルギーを最小とする回路電圧  $V_{DD}$ と MOSFET しきい電圧  $V_{TH}$  の組合せ」

が求まる。文献[3]中の一例では、0.18µm-CMOS のNANDインバータ列において 活性化率 = 1, 論理 の深さ = 11, 処理時間 = 1  $\mu$ s の条件が与えら れたとき、 $V_{DD}$  = 150 mV かつ  $V_{TH}$  = 280 mV (nMOSFET と pMOSFET は同値)となるように回路とデバイス を設計すれば良い。

この設計法は消費エネルギーを抑える設計と して理想的なものであるが、実用上は幾つか問題 があり最小エネルギー状態を実現することは難 しい。第一に、エネルギー源である電池の電圧は 回路の最適電圧よりかなり高い(マンガン電池 = 1.5 V, リチウム電池 = 3 V)。第二に、MOSFET し きい電圧をLSI の用途ごとに最適設定することは プロセス上の制約が大きい。第三の問題として、 LSIの製造時におけるMOSFET 閾電圧の絶対誤差が ある。この誤差値として±(0.1-0.2) V は避けら れないが、そのため回路の動作状態が最小エネル ギー条件から逸脱し、かつ動作速度の条件も満足 できないことがあり得る。以上のことを考慮して、 本研究では、上記の最小エネルギー設計には依ら ず、次節のような実現しやすい低エネルギー駆動 法を考えた。

#### 2.2 実用的な低エネルギー駆動法

嶋田 英人

降圧の方法	ゲート消費エネルギー (スイッチング1回あたり)	消費エネルギー比	消費エネルギー比の数値例
<i>V<sub>EX</sub></i> のそのまま利用	$C_L V_{EX}^2$	1	1
シリーズレギュレータ による降圧	$C_L V_{EX} V_{DD}$	$\frac{V_{DD}}{V_{EX}}$	0.2 $\begin{pmatrix} V_{EX} = 1.5 V \\ V_{DD} = 0.3 V \end{pmatrix}$
スイッチングレギュレータ による降圧 ( 効率η)	$\frac{C_L V_{DD}^2}{\eta}$	$\frac{1}{\eta} \left( \frac{V_{DD}}{V_{EX}} \right)^2$	$0.08 \qquad \begin{pmatrix} V_{EX} = 1.5 \ V \\ V_{DD} = 0.3 \ V \\ \eta = 0.5 \end{pmatrix}$
併用型: スイッチングレギュレータ $V_{EX} \rightarrow V_I$ (効率 $\eta$ ) シリーズレギュレータ $V_I \rightarrow V_{DD}$	$\frac{C_L V_l V_{DD}}{\eta}$	$\frac{V_{I}V_{DD}}{\eta V_{EX}^{2}}$	0.13 $\begin{pmatrix} V_{EX} = 1.5 V \\ V_{I} = 0.5 V \\ V_{DD} = 0.3 V \\ \eta = 0.5 \end{pmatrix}$

表 1: 降圧の方法とゲートの消費エネルギー

いま回路の消費エネルギーとしてスイッチン グエネルギー(負荷容量の充電エネルギー)が主 体と考えれば、「消費エネルギーの最小」は「回 路電圧の最小」と言い換えられる。すなわち「必 要な動作速度が得られる範囲で回路電圧が最小」 となるような駆動方法を考えればよい。そこで、 次に示す(i)-(iv)の方針に従ってサブスレッショ ルドディジタル回路用のオンチップ電源システ ムを設計した。

(i) LSI には外部エネルギー源(電池など)から 電圧 V<sub>EX</sub>を供給する;

(<u>ii</u>) ゲート遅延時間を測るモニタ回路をLSI上に つくり、その遅延時間が所定の値になるような電  $E V_{DD}$ をディジタル回路に供給する。この電 $E V_{DD}$ は外部電 $E V_{EX}$ を降圧してつくる;

(iii) MOSFET の閾電圧を用途に応じて調節するこ とはしない。与えられた閾値の MOSFET をそのま ま利用する;

(iv) 外付けのキャパシタやインダクタは使用しない。外部からのクロック信号や基準電流なども 使用しない。

ここで注意を要する箇所は、外部電圧 V<sub>EX</sub> をデ ィジタル回路用の電圧 V<sub>DD</sub>に降圧する部分である。 降圧の方法には<u>表1</u>のように幾つかあるが、使い やすさとエネルギー損失の兼ね合いを考えて選 択する必要がある。表1は以下のことを示してい る:

#### (a) 外部電圧のそのまま使用

外部電圧  $V_{EX}$  をそのまま使用すれば簡単である が、しかしゲートのスイッチングあたり消費エネ ルギーは  $C_L V_{EX}^2$  ( $C_L$ はゲート負荷容量)と大きい。

#### (b) シリーズレギュレータによる降圧

シリーズレギュレータで外部電圧 V<sub>EX</sub> を回路電 圧 V<sub>DD</sub>に下げると消費エネルギーは C<sub>L</sub>V<sub>EX</sub> V<sub>DD</sub>に減少 する。なおシリーズレギュレータは降圧時にエネ ルギー損失があり、変換効率は V<sub>DD</sub>/V<sub>EX</sub> である。

#### (c) スイッチングレギュレータによる降圧

スイッチングレギュレータを使うと理想的に は効率 100%で降圧できる。しかし実際には変換 損失は避けられず、とくにサブスレッショルド応 用の低電力レベル(1-100  $\mu$ W)では効率が著しく 低下する。その効率を $\eta$ とすれば消費エネルギー は  $C_L V_{DD}^2/\eta$ である。なお、スイッチングレギュレ ータを使うときは、インダクタを使用しない容量 切替え型がオンチップ化に適している[4]。

#### (d) スイッチング/シリーズレギュレータ併用

スイッチングレギュータを使う場合、サブスレ ッショルド回路への供給電圧の微調節を容易に するため、実際にはシリーズレギュレータを併用 する必要がある。すなわち、スイッチングレギュ レータで外部電圧  $V_{EX}$ を中間電圧  $V_I$ に下げたあと、 さらにシリーズレギュレータで  $V_{DD}$ まで降圧する。 スイッチングレギュレータの効率を $\eta$ としたとき、 消費エネルギーは  $C_L V_I V_{DD}/\eta$ である。

いま外部電圧をそのまま使用したときの消費

エネルギーを1として、それに対する各降圧法の 消費エネルギー比とその数値例を表1に記載し た。各降圧法における消費エネルギー比、および 動作の安定性と回路面積を総合的に考慮し、ここ ではシリーズレギュレータ単独による降圧法を 採用した。次章では具体的な電源回路の構成につ いて説明する。

# 3 低エネルギー電源回路の構成

#### 3.1 回路の基本構成

電源回路の構成における基本的な考え方を図1 に示す。回路の主要部分はシリーズレギュレータ の MOSFET (M1)とゲート遅延時間を測るリングオ シレータ(RO)である。外部電圧  $V_{EX}$ を M1 で降圧 してディジタル回路用の電圧  $V_{DD}$ をつくる。RO は ディジタル回路のゲート速度を模擬するもので あり、出力電圧  $V_{DD}$ に応じた周波数で発振する。 その発振周波数を  $f_{RO}$ 、RO 段数を nとすれば、ゲ ート遅延時間は  $(2nf_{RO})^{-1}$ である。この遅延時間が 所定の値となるように出力電圧  $V_{DD}$ を調節すれば よい。そのために RO の発振周波数を計測し、そ の結果を M1 のゲート電圧にフィードバックする。

#### 3.2 RO発振周波数の計測

RO 発振周波数の計測は、スイッチトキャパシ タ抵抗と参照抵抗の比較によって行う。そのため の回路を図2に示す。この回路は、スイッチトキ ャパシタ抵抗 (M2-M3-C) に流れる電流 is と参 照抵抗Rの電流 irをノードPにおいて比較する。

いまスイッチトキャパシタ抵抗を RO の発振周波 数でスイッチングすると、その等価抵抗値は  $(f_{RO}C)^{-1}$ となる。このとき次のようなフィードバ ックを生じる:

(i)  $(f_{RO}C)^{-1} > R$  であれば is < iR > table b > 1の電位  $V_{GS}$  は下降する。そのため M1の抵抗が下がり、回路電圧  $V_{DD}$ が上昇して  $f_{RO}$ も増加し、それに従って  $(f_{RO}C)^{-1}$ は低下する;

(ii) 逆に( $f_{RO}C$ )<sup>-1</sup><Rであれば is > iRとなりノー ド P の電位  $V_{GS}$ は上昇する。そのため M 1 の抵抗 が上がり、回路電圧  $V_{DD}$ は下降して froも低下し、 それに従って( $f_{RO}C$ )<sup>-1</sup>は上昇する。

以上の結果として( $f_{RO}C$ )<sup>-1</sup> = Rの状態に落ち着く。



図1:電源回路の構成概念



図 2: スイッチトキャパシタと参照抵抗

すなわちディジタル回路のゲート遅延時間  $(2nf_{R0})^{-1}$ がRC/(2n)と等しくなるように出力電圧  $V_{DD}$ が自動調節される。したがってRとCの値を LSIの用途に応じて適切に設定しておけば良い。 なお、用途に応じて調節できるように抵抗Rを外 付けとすることも可能である。

#### 3.3 スイッチトキャパシタの駆動

RO の出力でスイッチトキャパシタ抵抗を駆動 するとき、以下の2点に留意する必要がある:

(i) スイッチトキャパシタ抵抗では二つのスイッ チ (図 2 の M2 と M3) が同時にオンとなっては ならない。したがって、二つの駆動信号 $\phi \ge \overline{\phi}$  が 同時にハイレベル(論理1)とならないように設 計する。これを実現するため、図3のように RO の適切なノードから発振信号を取り出し、それを 二つの NOR ゲートに加えて $\phi \ge \overline{\phi}$ を発生させる。

(ii)  $\phi \ge \overline{\phi}$ のハイレベル電圧は RO 発振信号のそ れより十分高くする必要がある。これはスイッチ トキャパシタ抵抗の M2 と M3 のオン抵抗を小さ くするために必要である。RO のハイレベル電圧  $V_{DD}$ はサブスレッショルド回路用の低い電圧であ り、これをそのまま使って M2 と M3 を駆動する のではオン抵抗が大きい(10-100 M  $\Omega$  以上)。その ためスイッチトキャパシタの充放電時間が大き くなって正しく動作しない。そこで $\phi \ge \overline{\phi}$ を発生 させるための NOR ゲートを<u>図4</u>のように構成し、 これによって RO 発振信号の小さい振幅  $V_{DD}$ を大 きい出力振幅  $V_{EX}$ に変換する。

#### 3.4 電源回路の全体構成

以上のことを踏まえて設計したサブスレッショルド電源回路の全体構成を<u>図5</u>に示す。外部エネルギー源としてマンガン電池を想定し、 $V_{EX}$  = 1.5 V とした。ROの段数は9、ROインバータのファンアウトは2とした。スイッチトキャパシタ抵抗を駆動する NOR ゲートには、図中に番号を付けた RO ノードの発振信号を入力する。シリーズレギュレータ M1 のゲート・ドレインに付けた容量は寄生振動を防止するためのものである。

この電源回路の動作をシミュレーションによ り解析した。次節に結果を示すものは、0.18 µm CMOS デバイスパラメータを用いて設計した回 路の特性である。なお電源回路の出力端子には、 負荷となるディジタルLSI 回路を模擬した抵抗と 容量を接続した。

#### 4. 電源回路の動作解析(シミュレーション)

## 4.1 スイッチトキャパシタ抵抗の動作

はじめに図2の回路の動作を示す。この回路の 機能は「参照抵抗とスイッチトキャパシタ容量で 決まる時定数の逆数(*RC*)<sup>-1</sup>」と「RO発振周波数 *fRo*」とを比較することである。これを確認するた



図 3: スイッチトキャパシタ駆動信号の発生



図 4: 入出力のレベル変換を行う NOR ゲート

め、入力 $\phi \ge \overline{\phi}$ の周波数 fkoを変えてノードPの電 位  $V_{GS}$ が変化する様子を見た。すなわち、図5に おいて M1を除去してフィードバックループを切 り離し、RO には外部から電圧をかけて発振させ る。その電圧を変えて発振周波数 fkoを変化させ、 そのときのノード P の電位  $V_{GS}$ の変化を調べた。 その一例を図6に示す。これは参照抵抗 R = 10 M Ωおよびスイッチトキャパシタ容量 C = 0.1 pF、 すなわち設定周波数(RC)<sup>-1</sup>が 1 MHz の場合であ る。RO の発振周波数 fko が (RC)<sup>-1</sup> に近い 1.1-1.2 MHz となる前後でノードP の電位  $V_{GS}$ が 大きく変化し、期待した動作が得られた。

### 4.2回路全体の動作



#### 図5:電源回路の全体構成

フィードバックループを含む回路全体の動作 をシミュレーションで解析した。図7(a)-(c) にそ の一例を示す (参照抵抗  $R = 10 M \Omega$ , スイッチト キャパシタ容量 C=0.1 pF)。回路に時間 =0 で 外部電圧 V<sub>EX</sub> = 1.5 V を印可すると、およそ 100-200 µs で出力電圧 VDDと RO 発振波形が立ち 上がる。図 7(a) はその様子を示す。図に示した 特性は nMOSFET と pMOSFET の閾値差が 0 の とき (VTHN = VTHP = 0.5 V)、および閾値差が 0.1 V (VTHN=0.5 V, VTHP=0.6 V) のときのシミュ レーション結果である。 閾値差 0 のとき VDD = 0.4 Vとなり、閾値差が 0.1 Vのときは  $f_{RO}$  = (RC)<sup>-1</sup>を満たすために VDD が上昇して 0.5 V とな った。図 7(b) は RO の出力波形、図 7 (c) は V<sub>DD</sub> の値が安定した時の RO の波形を示す。発振周波 数は(RC)<sup>-1</sup>に近い 1.22 MHz であった。すなわち、 ゲート遅延時間が 46 ns となるように出力電圧  $V_{DD}$  が自動設定された。

図8 は参照抵抗 R の値による出力電圧 VDD と RO 周波数の変化を示す。抵抗 R によって RO 周 波数(したがってゲート遅延時間)を広範囲に調 節可能、かつそれに応じた出力電圧 VDDを得るこ とができる。なお、本回路の外部電源 V<sub>EX</sub> を 1.5 V ±0.5 V の範囲で変えたとき  $f_{RO}$  の変化率は 17 %/V であった。これは  $f_{RO}$ 計測回路(図 2)の 電流ミラー比が電圧  $V_{EX}$  で多少変化するためであ る。しかしこのままで実用上は問題ない。また負 荷電流を  $10 \mu A \pm 9 \mu A$  の範囲で変えたときの  $f_{RO}$ の変化率は  $-0.4 \%/\mu A$  であった。

#### 4.3 nMOSFETS と pMOSFET の閾値差の影響

この電源回路が正しく動くための条件は、リン グオシレータROのMOSFETと負荷ディジタル回 路の MOSFET が同じ特性であること、すなわち nMOSFET 間および pMOSFET 間でそれぞれ相対 誤差が小さいことである。同じ伝導型の MOSFET 間で相対精度が良ければ、パラメータの絶対値バ ラツキや周囲温度の変化に対しては安定であり、 常に「所定のゲート速度が得られる範囲で最小の 回路電圧」を出力する。

サブスレッショルド CMOS 回路の設計でとく に注意すべきことは nMOSFET と pMOSFET の間 の閾値の差である。同じ伝導型の MOSFET 間で





図 7: 電源回路の動作 (a) 出力電圧 V<sub>DD</sub> (b) RO 発振波形 (c) RO 発振波形の拡大図

相対精度が良いときでも、nMOSFET と pMOSFET の閾値差が小さいとは限らない。この閾値差があ っても動作に支障がないように LSI を設計する必 要がある。サブスレッショルド LSI の場合、普通 は nMOSFET と pMOSFET の閾値が互いに等しく なるようにデバイスを設計するが、実際には製造 プロセスのバラツキのために±(0.1-0.2) V の差 が出ることは避けられない。その場合でも、本研 究で設計した電源回路はフィードバック動作に よって正しく動作する。

その一例を図9に示す。いま nMOSFET の閾値

を 0.5 V に固定し、pMOSFET の閾値を変化させて RO の発振周波数  $f_{RO}$  と出力電圧  $V_{DD}$  の変化を見 た。参照抵抗とスイッチトキャパシタ容量の値を  $R = 10 \ M\Omega \ge C = 0.1 \ pF$ 、したがって  $(RC)^{-1}$ の 値を 1 MHz に設定した。図の横軸は閾値差  $\Delta V_{TH}$ であり、pMOSFET の閾値が大きいとき正とする。 図示のように、閾値差にかかわらず RO の発振周 波数  $f_{RO}$  をだいたい $(RC)^{-1}$  と等しくするような出 力電圧  $V_{DD}$ を発生させることができた。なお、一 方のトランジスタの閾値(ここでは pMOSFET の 閾値)が大きくなると、RO を所定の周波数で発 振させるための出力電圧  $V_{DD}$  も大きくなる。した がって、低エネルギー動作のためには nMOSFET と pMOSFET の閾値は相等しいことが好ましい。

以上のように、この電源回路を使用することで、 プロセスバラツキによる MOSFET 閾値の変動が あった場合でも、ディジタル回路の論理ゲートを 予め設定した遅延時間で動作させることができ る。

# 5. おわりに

極低電力応用のサブスレッショルド CMOS デ ィジタル LSI では,単位処理あたりの消費エネル ギーを最小にするため「用途に必要なゲート速度 が得られる範囲で最小の回路電圧」で動作させる 必要がある。この条件を素子パラメータのバラツ キ (とくに nMOSFET と pMOSFET の閾値差 バラツキ)や周囲温度の変化にかかわらず成立さ せる必要がある。本研究では、そのためのオンチ ップ電源回路を提案した。この電源回路は、素子 パラメータや温度の変動にかかわらず負荷のデ ィジタル回路が所定の速度で動作するように供 給電圧を調節する。サブスレッショルド CMOS LSI を安定に動作させるための有用な回路要素で ある。

# 参考文献

 A.P. Chandrakasan, D.C.Daly, J.Kwong,
Y.K. Ramadass, "Next Generation Micro-Power Systems," Proc. of IEEE Symposium on VLSI Cuircuits, pp. 2-5, 2008.

[2] P. Fiorini, I.Doms, C. Van Hoof, R. Vullers, "Micropower energy scarvenging," Proc. of the



図 9: nMOSFET と pMOSFET の閾値差 Δ VTHによる RO の発振周波数 froと出力電圧 VDD の変化

34<sup>th</sup> European Solid-State Circuits Conference (ESSCIRC), pp. 4-9, 2008.

[3] Alice Wang, Benton H. Calhoun, Anantha P. Chandrakasan, Sub-threshold Design for Ultra Low-Power Systems, Springer-Verlag, 2006.

[4] T. Hirose, T. Asai, Y. Amemiya, "Power-supply circuit for ultralowpower subthreshold MOS-LSIs," IEICE Electronics Express, vol. 3, no. 22, pp. 464-468, 2006.