

# 超低消費電力 CMOS 神経振動子ネットワークの アナログ集積回路化

浅井 哲也      加藤 博武      雨宮 好仁

北海道大学 工学部 電子工学科

〒 060-8628 札幌市北区北 13 条西 8 丁目  
Phone : 011-706-6080, Fax : 011-706-7890

E-mail: asai@sapiens-ei.eng.hokudai.ac.jp

シリコン LSI 上に実装が容易なアナログ神経振動子回路を提案する。この回路は Volterra 系から導出したもので、少数の CMOS デバイス (トランジスタ) で容易に構成できる。トランジスタの電流がナノアンペアの程度でも、回路は安定な緩和振動を行う。本回路は構成がコンパクトかつ消費電力が極めて低いため、これを用いて大規模な振動子ネットワークをシリコン LSI 上に構築できる。本稿ではこの振動子回路の動作原理を述べるとともに試作回路 (単体の振動子回路および結合振動子回路) の基本動作特性を示す。

シリコンニューロン, 振動子ネットワーク, 非線形アナログ回路, 集積回路

## Low-Power Analog Circuits for Large-Scale CMOS Implementaion of Oscillatory Neural Networks

Tetsuya Asai, Hiromu Kato and Yoshihito Amemiya

Department of Electrical Engineering, Hokkaido University

Kita 13, Nishi 8, Kita-ku, Sapporo, 060-8628, Japan

Phone : 011-706-6080, Fax : 011-706-7890

E-mail: asai@sapiens-ei.eng.hokudai.ac.jp

We propose simple neuron circuits for analog LSIs implementing a type of integrate-and-fire neuron. The proposed circuit, which was derived from the Volterra system, consists of small number of CMOS devices (transistors). Even though the current of the transistors is 1 nA or less, the circuit successfully exhibits stable relaxation oscillations. Large-scale oscillatory networks thus can be constructed by the proposed circuit because of their compact structures and low-power dissipation. In this paper, we introduce operational principles of the circuit, and show the experimental results of fabricated circuits.

silicon neuron, oscillatory networks, nonlinear analog circuits, integrated circuits

# 1 はじめに

脳における神経情報の符号体系は、いまだ明らかにされていない。その第一の候補は神経細胞の平均発火率であるが、その一方で神経パルスのタイミングを重要視するモデルも多数報告されている [1, 2, 3, 4]。これに伴い、神経系のハードウェア化に関する研究分野でも「パルスのタイミングを扱う神経ネットワーク」を具現化するための技術開発が進められている。近年大発展を遂げたシリコン集積回路技術を用いれば、多数の疑似神経回路を搭載したチップやデバイスを構築できる可能性が高い。

集積回路上で神経パルスのタイミングを扱うためには、神経細胞の動特性を簡略化した発振回路を構成する必要がある。その候補として、負性抵抗を持つデバイスを用いた古典的な発振回路やその等価回路 [5]、デジタル回路の副産物であるリングオシレータやシュミットトリガを用いた発振回路 [6, 7, 8] などが挙げられる。ところが、これらの回路は集積回路化が困難であったり（特殊なデバイス構造、または多数の高性能オペアンプや高抵抗体が必要）、あるいは制御性・消費電力などの面で未解決の問題が多い。そこで本稿では、これらの問題を解決するアナログ神経振動子回路、すなわちシリコン LSI 上にコンパクトに実装可能、安定性を制御可能かつ低消費電力な振動子回路を提案する。この回路を用いて、これまで実現が困難であった「大規模神経振動子ネットワークを実装する集積回路」を開発することを目的とする。

# 2 チップ構成

本稿で構成するチップは、チップ自体が拡散振動子系（神経場）を直接模擬するような構成を持つ。神経細胞のモデル方程式を逐次的に解く（シミュレートする）デジタルプロセッサ的な構成ではない。チップの構成要素は、神経細胞を模擬する「神経細胞回路」と細胞間の拡散結合を模擬する「拡散デバイス」である。チップ構造を図 1 に示す。興奮性と抑制性の神経細胞（E と I）の自己・相互結合および拡散結合によりチップを構成する。神経細胞回路（E と I のペア）を格子状に敷き詰め、それらの間を拡散デバイスで相互結合してチップを構成する。

本稿では神経細胞の動特性を簡略化した発振回路（神経細胞回路）として「Volterra 型の発振回路」を導入した。Volterra モデルは二次の非線形性を持つが、簡単な変数変換により指数関数の線形結合で表すことができる [9, 10]。この「指数関数の線形結合」を容易に実現するために、電流モードで動作する CMOS 回路を構成する。CMOS デバイス（トランジスタ）がしきい値以下領域で動作するとき、チャンネル電流はゲート電圧に対して指数関数的に変化する [11, 12]。その電流を加減算して指数関数の線形結合




図 1 チップ構成




図 2 Volterra 型神経細胞回路の構成

を行う。この状態のトランジスタは（デジタル回路の観点では）オフ状態であり電流は殆ど流れていない。そのため、（近年のデジタル型回路と比較して）大幅に消費電力の低い神経細胞回路が構成できる。

## 2.1 Volterra 型神経細胞回路

提案する神経細胞回路を図 2 に示す。すべての MOS トランジスタがしきい値以下領域で動作するとき、回路のダイナミクスは：

$$C y_1 = I_a - I_0 e^{\kappa y_2 / V_T} \left( 1 - e^{-y_1 / V_T} + y_2 / V_0 \right) \quad (1)$$

$$C y_2 = I_0 e^{\kappa y_1 / V_T} \left( 1 + y_2 / V_0 \right) - I_b \quad (2)$$

に従う（トランジスタ M1 は飽和/非飽和領域、M2 は飽和領域で動作すると仮定）。ここで、 $C$  はキャパシタンス、 $I_{a,b}$  は入力電流、 $V_T = 26 \text{ mV}$ 、 $V_0$  はアーリー電圧を表す。また、 $I_0$  と  $\kappa$  は製造プロセスに依存するパラメータである。この回路は、 $y_1$  が増加（または減少）すると、 $y_2$  が減少（または増加）する興奮-抑制型の回路である。

チャンネルが十分に長いトランジスタを M1 と M2 に用いてアーリー効果を小さくすれば（ $V_0 \rightarrow \infty$ ） $y_{1,2} > 4V_T$  の条件下で (1) と (2) はそれぞれ

$$C y_1 = I_a - I_0 e^{\kappa y_2 / V_T}, \quad (3)$$

$$C y_2 = I_0 e^{\kappa y_1 / V_T} - I_b, \quad (4)$$




図 3 Voltterra 型神経細胞回路のの振舞い

で近似できる。ここで、(3) と (4) を無次元化して  $y_i = \ln x_i$  なる変数変換を行えば、最も単純な初期値依存型の Voltterra モデル [13]

$$\dot{x}_1 = x_1(a - x_2), \quad (5)$$

$$\dot{x}_2 = x_2(x_1 - 1), \quad (6)$$

が姿を現す ( $a$  は定数)。つまり、 $y_{1,2} > 4V_T$  における回路の振舞いは Voltterra の捕食-非捕食モデルと同じになる。

Voltterra 回路の特異点は、(1) と (2) において  $y_1 = y_2 = 0$  として得られる二本のヌルクライン:

$$y_1 = \frac{V_T}{\kappa} \ln \frac{I_b}{I_0} (1 + y_2/V_0), \quad (l_{y1}) \quad (7)$$

$$y_2 = \frac{V_T}{\kappa} \ln \frac{I_a}{I_0} (1 - e^{(-y_1/V_T)} + y_1/V_0), \quad (l_{y2}) \quad (8)$$

の交点で表される。典型的な回路パラメータを用いた場合のヌルクライン ( $l_{y1}$  と  $l_{y2}$ ) の例を図 3(a) に示す。入力電流 ( $I_a$  または  $I_b$ ) によりヌルクラインの位置を変化させて回路の安定性を制御する。

Voltterra 回路では、変数のダイナミックレンジ制限 ( $y_{1,2} \geq \text{GND}$ ) により  $y_{1,2} \approx \text{GND}$  において初期値依存性がキャンセルされる。初期状態が周回軌道外に置かれた




図 4 May-Leonard 型神経細胞回路の構成

場合は、軌道が  $y_{1,2} \approx \text{GND}$  に達した時点で周回軌道に引き込まれる。典型的な回路パラメータを用いた場合の動作例を図 3 に示す。図 3(a) 中の軌道 (i) および (ii) は、それぞれ  $y_1 \approx \text{GND}$  および  $y_2 \approx \text{GND}$  となった時点で周回軌道 (iii) に引き込まれる。図 3(b) に軌道 (iii) の時間変化を示す。このレンジ制限により、系はあたかもリミットサイクルアトラクタを持つような振る舞いを示す。一方、初期状態を特異点近傍に置いた場合 [軌道 (iv) と (v)] は、回路のダイナミクスは (3) と (4) に従うことになる。この状態では、系は (5) と (6) 同様の初期値依存性を持つ。図 3(c) に軌道 (v) の時間変化を示す。この状態での系は構造不安定かつ摂動に対して極めて弱いため、外界からノイズを受けると軌道が容易に変化する。ノイズの影響を受けて軌道が偶然  $y_{1,2} \approx \text{GND}$  に達すると、周回軌道 (iii) に引き込まれる。このように、Voltterra 型神経細胞回路は、初期値依存性とリミットサイクルの両性質を合わせ持つ。

## 2.2 May-Leonard 型神経細胞回路

Voltterra の捕食-被捕食モデルを拡張した「May-Leonard 型神経細胞回路」を提案する (図 4)。この回路は神経系モデルの範疇から外れるが、後に示すようにアナログ CMOS 回路化が容易かつ回路の見通しが良いことから、チップの基本回路として取り入れることにする。

May-Leonard の三種競合モデル [14] は巡回対称性を持つ Lotka-Voltterra 系であり、そのダイナミクスは

$$\dot{n}_i = (1 - \sum_{j=1}^3 u_{ij} n_j) n_i + \varepsilon, \quad (i = 1, 2, 3) \quad (9)$$

で表される。上式の特別な場合として、 $\varepsilon = 0$ ,  $u_{ii} = 1$ ,  $u_{i,i+1} = \alpha$ ,  $u_{i,i+2} = \beta$ ,  $0 < \beta < 1 < \alpha$ ,  $\alpha + \beta > 2$  ( $i$  は 3 を法とする) を想定すれば、 $n_i$  が増加すると  $n_{i+1}$




図5 Volterra型神経細胞回路のチップレイアウト




図6 May-Leonard型神経細胞回路のチップレイアウト

が減少し、 $n_i$  が減少すると  $n_{i+2}$  が増加するといういわば「三すくみ」の関係が得られる。この条件下での (9) の解の軌道は、特異点を含む曲面上を螺旋状に広がりながら、 $(n_1, n_2, n_3) = (1, 0, 0), (0, 1, 0), (0, 0, 1)$  を結ぶヘテロクリティックサイクルに漸近する。

式 (9) において  $\varepsilon = 0$  の場合、 $(n_1, n_2, n_3)$  が  $(1, 0, 0), (0, 1, 0)$  または  $(0, 0, 1)$  に漸近すると  $\dot{n}_i \approx 0$  となる。このため、時間の経過とともに系の時定数が増加する ( $t \rightarrow \infty$  において系は定常状態に落ち着く)。式 (9) の摂動項が零でない正の値 ( $\varepsilon \approx 0$ ) であれば、 $\dot{n}_i$  が零にならず周期振動解が得られる。

May-Leonard の三種競合モデルは二次の非線形性を持つが、前節の Volterra 系と同様に変数の対数変換 ( $y_i = \ln n_i$ ) を行うと、指数関数の線形結合

$$\dot{y}_i = 1 - \sum_{j=1}^3 u_{ij} e^{y_j} + \varepsilon e^{y_i}, \quad (10)$$

で表すことができる。したがって電流モードのアナログ回路化が容易であり、その構成は図4ようになる。回路のダイナミクスは

$$C \dot{y}_i = I_{in} - \sum_{j=1}^3 u_{ij} I_0 e^{\kappa y_j / V_T}, \quad (11)$$

で表される。ここで、

$$u_{ij} = \begin{pmatrix} 1 & \alpha & \beta \\ \beta & 1 & \alpha \\ \alpha & \beta & 1 \end{pmatrix},$$

である (ただし全てのトランジスタのチャンネルが十分に長く、かつ  $y_{1,2,3} > 4V_T$  を満たすとする)。ここで、 $I_{in}$  は入力電流を表す。モデルパラメータ  $(\alpha, \beta)$  は、トランジスタ

のプロセスパラメータ  $I_0$  に含まれる。プロセスパラメータは、トランジスタのチャンネル幅 ( $W$ ) とチャンネル長 ( $L$ ) のサイズ比 ( $W/L$ ) に比例するため ( $I_0 \sim W/L$ )、チップの設計段階でモデルパラメータの値を決定する必要がある。

この回路が周期振動解を持つためには、(9) における摂動項の効果を回路に取り入れる必要がある ( $\varepsilon \neq 0$ )。この摂動効果は外界のノイズとトランジスタの漏れ電流により、回路中に自然に取り込まれている。実際、 $y_i = 0$  V (ゲート電圧が 0 V) における MOS トランジスタの電流は、 $I_0$  (通常は 1 fA の程度) を大きく上回り 1 pA の程度になる。この結果、回路は周期振動解を持つようになる。

## 2.3 チップレイアウト

Volterra 型神経細胞回路を 0.6  $\mu\text{m}$  CMOS プロセスのもとで設計したレイアウトパターンを図5に示す。図の上段が電流ミラーとバイアス電流源 ( $I_a, I_b$ )、下段がキャパシタと nMOS トランジスタである。動作周波数を下げ測定を容易にするために、ここでは大きめのキャパシタ ( $C = 700$  fF) を実装してある。この場合の1セルのサイズは  $150 \mu\text{m} \times 180 \mu\text{m}$  程度となった。キャパシタを省いても寄生容量の充放電により回路は支障なく動作する (回路の面積は約半分になる)。

May-Leonard 型神経細胞回路を 0.6  $\mu\text{m}$  CMOS プロセスのもとで設計したレイアウトパターンを図6に示す。図の左段がバイアス電流源 ( $I_{in}$ )、右段が nMOS トランジスタによるネットワークである。この回路はキャパシタを省いて構成した。1セルのサイズは  $45 \mu\text{m} \times 45 \mu\text{m}$  程度となった。




図 7 Volterra 型神経細胞回路の測定結果

### 3 実験結果

提案した回路の試作を行いその基本特性を評価した(豊橋技術科学大学における  $5\ \mu\text{m}$  nMOS/pMOS プロセスを用いて作製した TEG チップを使用)。TEG チップの nMOS トランジスタのプロセスパラメータ  $I_0$  と  $\kappa$  は、それぞれおよそ  $1\ \text{pA}$  と  $0.46$  であった。

#### 3.1 Volterra 型神経細胞回路

初期状態を周回軌道外に置いた場合の Volterra 型神経細胞回路の応答を図 7 に示す。測定を容易にするために、比較的大容量のキャパシタ ( $C = 470\ \text{pF}$ ) をチップに外付けして測定を行った。図 7(a) は変数  $y_1$  と  $y_2$  の時間変化を表す。約  $1\ \text{nA}$  のバイアス電流 ( $I_a = I_b$ ) を与えた状態で、 $3\ \text{Hz}$  程度の周波数の安定な緩和振動を行うことを確認した。図 7(b) は相平面上の軌道を表したものであり、周回軌道外におかれた初期状態が周回軌道に引き込まれていることが確認できた。また、キャパシタを取り外した状態では  $100\ \text{Hz}$  程度の周波数で安定な緩和振動を行うことを確認した。




図 8 May-Leonard 型神経細胞回路の測定結果

#### 3.2 May-Leonard 型神経細胞回路

実験では May-Leonard モデルのパラメータを  $\alpha = 2$ ,  $\beta = 0.5$  として、回路のトランジスタのサイズ比を決定した(図 4 の M1~M3 の W と L を基準値として、 $\alpha = 2$  に対応するトランジスタの W を基準値の二倍、 $\beta = 0.5$  に対応するトランジスタの L を基準値の半分の長さ)に設定)。この回路で使用したトランジスタ M1~M3 のプロセスパラメータ  $I_0$  と  $\kappa$  は、それぞれおよそ  $1\ \text{fA}$  と  $0.45$  であった。なお、測定を容易にするために比較的大容量のキャパシタ ( $C = 680\ \text{pF}$ ) を用いて測定を行った。

回路の初期電圧と入力電流 ( $I_{in}$ ) をそれぞれ  $0.85\ \text{V}$  (特異点近傍) と  $10\ \text{nA}$  としたときの時間応答を図 8(a) に示す。また、図 8(b) に相空間上の軌道を示す。回路が三相の振動解を持ち、軌道がヘテロクリニックサイクルに引き込まれることが確認できた。




図 9 Volterra 型神経細胞回路を用いた結合振動子系




図 10 Volterra 型結合振動子系の動作シミュレーション例

### 3.3 Volterra 型神経細胞回路を用いた結合振動子系

Volterra 型神経細胞回路を拡散結合した系の振舞いを調べた。系の構成例を図 9 に示す。神経細胞回路の同一変数間を拡散結合すると全ての回路が同位相で振動する。一方、回路間を交差拡散結合 [図 9 を例にとれば、 $E_1$  から  $I_2$  およびその逆の結合] すると、それらの回路間の位相が半分ずれた状態で振動する。このような非線形振動子特有の引き込み現象がチップ上で実現できれば、振動子ニューラルネットを含む様々な応用が期待できる。

実際の測定を行う前に、六個の神経細胞回路を一次元状に結合した系の SPICE シミュレーションを行った。回路の一变数 ( $E \equiv V_a$ ) の時間変化例を図 10 に示す [ $E_{1-6}(t)$ ]。1-6 番目の回路間をそれぞれ非交差結合し、 $t = 0$  において 2-3 番目の回路間および 5-6 番目の回路間を交差結合に切り替えた (初期値はランダム)。3-4-5 間の領域 ( $\equiv A$ ) および 6-1-2 間の領域 ( $\equiv B$ ) 内でそれぞれ神経細胞回路の位相が揃い、領域間 (A-B) では位相が半分ずれた状態で安定する (つまり、A-B 領域が位相差により判別できる) ことが確認できた。

二つの Volterra 型神経細胞回路を非交差結合・交差結合した場合の応答例を図 11 と 12 に示す (実測値)。図 11(a) と 12(a) は回路の一变数 ( $V_a$ ) の時間変化を表す。図 11(b) と 12(b) は二つの神経細胞回路 (ネットワーク)




図 11 Volterra 型結合振動子回路の実測例 (非交差結合)




図 12 Volterra 型結合振動子回路の実測例 (交差結合)

の状態を表すオーダーパラメータ:

$$m \equiv \frac{1}{N} \left| \sum_{k=1}^N \exp i\phi_k \right| \quad (12)$$

の時間変化を示す [ $N$  は神経細胞回路の数 ( $=2$ ),  $\phi_k$  は  $k$  番目の振動子の位相]。回路が同位相で振動すると  $m = 1$  となる。パラメータのばらつきが極めて大きいトランジスタを使用したにも関わらず、i) 振動回路が互いに引き込み合うこと (図 11), ii) 交差結合により位相差が生成されること (図 12), iii) それらの位相差が時間の経過とともに固定されるてゆくこと [図 11(b) と 12(b)] を確認した。

この系を用いた応用の一例として、領域の判別・ラベル付け処理が挙げられる。たとえば、この系に画像を投影して輪郭に相当する部分の結合が交差結合、その他が非交差結合となるような構成にすると、輪郭で囲まれた一つの領域に属する振動子群が (非交差結合により) 同位相で振

動し、領域間に(交差結合による)位相差が生じる。この位相差を検出して画像領域の判別を行うことができる。

## 4 まとめ

シリコン LSI 上に実装可能なアナログ神経振動子回路を提案し、試作回路によりその基本的振舞いを示した。提案した二種類の回路はともに Volterra 系から導出したものであり、しきい値以下で動作する電流モード CMOS 回路設計により、少数の MOS トランジスタで容易に構成できることを示した。試作回路の実験結果より、トランジスタの電流が 1 nA 程度でも、回路が安定な緩和振動を行うことを示した。このことは、これらの回路が 1 nW 程度の低電力レベルで動作することを示しており、大規模集積化に適した「超低消費電力型のコンパクトな神経振動子回路」が構成できた。

## 参考文献

- [1] J. J. Hopfield, "Pattern recognition computation using action potential timing for stimulus representation," *Nature*, vol. 376, pp. 33-36, 1995.
- [2] Z. F. Mainen and T. J. Sejnowski, "Reliability of spike timing in neocortical neurons," *Science*, vol. 268, pp. 1503-1506, 1995.
- [3] T. Fukai, "Competition in the temporal domain among neural activities phase-locked to subthreshold oscillations," *Biol. Cybern.*, vol. 75, pp. 453-461, 1996.
- [4] W. Bair and C. Koch, "Temporal Precision of Spike Trains in Extrastriate Cortex of the Behaving Monkey," *Neural Computation*, vol. 8, pp. 1185-1198, 1996.
- [5] B. L. Barranco, E. S. Sinencio, A. R. Vazquez, and J. L. Huertas, "A CMOS implementation of FitzHugh-Nagumo neuron model," *IEEE J. Solid-State Circuits*, vol. 26, pp. 956-965, 1991.
- [6] S. Ryckebusch, J. M. Bower, and C. Mead, "Modelling small oscillating biological networks in analog VLSI," in *Advances in Neural Information Processing Systems 1*, D.S. Touretzky, Ed. Los Altos, CA:Morgan Kaufmann, 1989, pp. 384-393.
- [7] A. F. Murray, A. Hamilton, and L. Tarassenko, "Programmable analog pulse-firing neural networks," in *Advances in Neural Information Processing Systems 1*, D.S. Touretzky, Ed. Los Altos, CA:Morgan Kaufmann, 1989, pp. 671-677.
- [8] J. L. Meador and C. S. Cole, "A low-power CMOS circuit which emulates temporal electrical properties of neurons," in *Advances in Neural Information Processing Systems 1*, D.S. Touretzky, Ed. Los Altos, CA:Morgan Kaufmann, 1989, pp. 678-685.
- [9] T. Asai, T. Fukai, and S. Tanaka, "A subthreshold MOS circuit for the Lotka-Volterra neural network producing the winners-share-all solutions," *Neural Networks*, Vol. 12, pp. 211-216, 1999.
- [10] T. Asai, M. Ohtani, and H. Yonezu, "Analog integrated circuits for the Lotka-Volterra competitive neural networks," *IEEE Trans. Neural Networks*, Vol. 10, pp. 1222-1231, 1999.
- [11] E. A. Vittoz, "Micropower techniques," in *Design of MOS VLSI Circuits for Telecommunications*, Y. Tsvividis and P. Antognetti, Ed. Prentice-Hall, NJ:Englewood Cliffs, 1985, pp. 104-144.
- [12] A. G. Andreou, K. A. Boahen, P. O. Pouliquen, A. Pavasović, R. E. Jenkins, and K. Strohhahn, "Current-mode subthreshold MOS circuits for analog VLSI neural systems," *IEEE Trans. Neural Networks*, vol. 2, pp. 205-213, 1991.
- [13] S. N. Goel, C. S. Maitra, and W. E. Montroll, "On the Volterra and other non-linear models of interacting populations," *Rev. Mod. Phys.*, Vol. 43, pp. 231-276, 1971.
- [14] M. R. May and W. Leonard, "Nonlinear aspects of competition between three species," *SIAM J. Appl. Math.*, vol. 29, pp. 243-252, 1975.