Turing 反応拡散系を模擬するアナログ CMOS 回路

大黒 高寛 浅井 哲也 雨宮 好仁 北海道大学 工学部 電子工学科
〒060-8628 札幌市北区北 13 条西 8 丁目 Phone : 011-706-7147

E-mail : {daikoku, asai, amemiya}@sapiens-ei.eng.hokudai

あらまし

反応拡散系を模擬したアナログ CMOS 集積回路の構成法について提案する。反応拡散系のパターン生成機能 を集積回路上に模擬することで、並列かつ高速な画像処理デバイスを作ることが可能である。本稿においては反 応拡散モデルの一つであるチューリングモデルをアナログ CMOS 集積回路に実装した。この集積回路は紋様画 像などの修復や強調の処理に応用可能であり、一例として指紋画像の復元などに適用できると期待される。

キーワード 反応拡散系,アナログ CMOS 集積回路,チップ化,チューリングパターン

An Analog CMOS Circuit Imitating Turing's Reaction-Diffusion System

Takahiro Daikoku Tetsuya Asai and Yoshihito Amemiya

Department of Electrical Engineering, Hokkaido University

Kita13, Nishi8, Kita-ku, Sapporo, 060-8628, Japan Phone : 011-706-7147

E-mail : {daikoku, asai, amemiya}@sapiens-ei.eng.hokudai

Abstract

We propose an analog CMOS integrated circuit that imitates the reaction-diffusion system. We can make a parallel, highspeed image processing device by imitating a pattern formation of the reaction-diffusion system on a integrated circuit. In this paper, we designed the Turing's reaction-diffusion system on an analog CMOS integrated circuit. We expect that this integrated circuit can be applied to the restoration of a pattern image, the processing of a pattern emphasis and the restoration of a fingerprint pattern.

Keyword reaction-diffusion system, analog CMOS integrated circuit, chip, Turing pattern

1. はじめに

反応拡散系とは多種の物質間の化学反応と物質の 拡散が混在した非平衡一開放システムである[1]。こ の系は自然界の至る所に存在し生物の自己組織化など の舞台になっていると考えられている。この反応拡散 系は強い非線形性をもち、様々な工学的応用が研究さ れている[2][3]。本稿ではその一つであるチューリン グ反応拡散系を模擬したアナログ CMOS 集積回路の 構成法、チップ試作、試作チップ測定結果について報 告する。

チューリング反応拡散系は 1952 年に A. Turing が生物の形態形成を物理的に説明するために用いられた [4]。この系は「適切な条件下で 2 つの物質が互いの 物質生成を制御しつつ拡散する時、物質の濃度パター ンが空間的な秩序構造(チューリングパターン)を形 成する」という機能をもつ。工学的には一種の空間周 波数フィルタとみることができ、様々な画像処理に応 用できる。例えば近年注目されている個人認識のため の指紋画像処理(画像修復、強調)に応用できる(図 1)[5]。

また、チューリングモデルに基づく画像処理は全画 素を一斉に状態変化させる並列処理であるため、高速 動作が期待できる。この特徴を活かした LSI の開発に 向けて、化学反応を模擬する反応回路と物質拡散を模 擬する拡散回路を提案した。また、デバイスのばらつ きを考慮して設計を行い、試作チップ測定で、チュー リングパターンの生成を確認した。



(欠損のある入力画像) (修復後の出力画像) 図1 チューリング反応拡散系を用いた指紋画像修復

2. 反応拡散方程式と集積回路化

2.1 反応拡散方程式

化学反応と物質拡散が混在した反応拡散系の挙動 は反応項が二種類のみ、かつ反応項が濃度に対し線形 な関数のとき

$$\begin{cases} \frac{\partial u}{\partial t} = au - bv + D_u \nabla^2 u \\ \frac{\partial v}{\partial t} = cu - dv + D_v \nabla^2 v \end{cases}$$
(1)

の反応拡散方程式で表される。u, v は物質濃度、t は時間、 D_u , D_v は物質の拡散係数を示す。右辺第一項(反応項)は化学反応による物質の化学変化であり、 右辺第二項(拡散項)は拡散による濃度の変化を示す。 反応項の係数 a, b, c, d は反応ダイナミクスを決定 するパラメータである。式(1)において a, b, c, d > 0ならば u は活性因子、 v は抑制因子である。この 系の挙動は反応項の係数、拡散係数の値により様々に 分かれる(後述)。一例として a - d < 0 かつ bc - ad > 0のとき、 $D_v >> D_u$ であれば式(2)に示す固有波 長 k をもつ $u \ge v$ の空間的な周期構造(チューリ ングパターン)が成長する。

$$k = \left(\frac{bc - ad}{D_u D_v}\right)^{\overline{4}} \tag{2}$$



<u>図 2</u> 反応拡散チップ

チューリングパターン発生のメカニズムは以下のと おりである。いま局所的に活性因子の濃度 u が周囲よ り高いときを考える。活性因子は自分の濃度が大きい ほど生成量も大きいので、その場所で濃度 u は周囲 と比べて一層大きくなる。同じ場所で抑制因子の生成 量も増大するが、抑制因子の拡散係数が活性因子より 十分に大きい(D_v >> D_u)ならば抑制因子の大部 分は周囲に拡散する。そのため周囲では活性因子の生 成量が逆に抑えられて減少する。その結果、濃度 uの 微少な初期擾乱が時間とともに増幅されて空間的な周 期構造-チューリングパターンに成長する。なお実際 の反応拡散系では、物質濃度が大きくなると反応項に 非線形性が現れてパターンの成長が停止し安定する。 このチューリングパターンは、その特徴の一つとして、 空間的に与えられた初期濃度パターンのうち固有波長 と等しい成分を種として成長する。これを利用するこ とで図1のような画像処理に応用できる。

2.2 反応拡散チップの構成

チューリング反応拡散系のダイナミクスをシリコン LSI上に模擬する構成を図2に示す。LSI全体を多数 の微小領域(セル)に分割する。セル内では化学物質 の濃度は均一とみなす。各セルに反応項を模擬する反 応回路をおき、2つの化学物質の濃度は2つの電圧信 号で表す。以後、この電圧信号を u (活性因子)お よび v (抑制因子)と記す。隣り合う反応回路の間 は拡散項を模擬する拡散回路で接合し、LSIを構成す る。このとき N 個の一次元系での空間周波数 s は

$$s = \frac{N}{\pi} \arcsin\left(\frac{1}{2}\left(\frac{bc-ad}{D_u D_v}\right)^{\frac{1}{4}}\right) \qquad \dots \dots \dots \dots (3)$$

となる。

3. 反応拡散回路の構成

3.1 反応回路

電子回路による反応回路の構成を<u>図</u>3に示す。一 セルは差動対4つ(D1~D4)、キャパシタ C2対、



およびバイアス電流源($I_1 ~ I_4$)、負荷電流源($I_1/2 ~ I_4/2$)から成る。本稿では電流源は電流ミラー回路を用いた。各対の差動電圧(2つの電圧信号線の差) をそれぞれ u, v に対応させる。各差動対の出力電流 は電圧 u, v により決定され、キャパシタ C を充放 電する。ここで差動対の MOS トランジスタが二乗 領域で動作するとき、この反応回路のダイナミクスは

$$\begin{cases} C\frac{du}{dt} = F_1(u) - F_2(v) & F_i(x) = \sqrt{\beta_i I_i} x \sqrt{1 - \frac{\beta_i}{4I_i} x^2} \left(|x| < \sqrt{\frac{2I_i}{\beta_i}} \right) \\ C\frac{dv}{dt} = F_3(u) - F_4(v) & F_i(x) = I_i \left(x > \sqrt{\frac{2I_i}{\beta_i}} \right) , I_i \left(x < \sqrt{\frac{2I_i}{\beta_i}} \right) \end{cases}$$

で表される[6]。式(4)において $F_i(x)$ は i番目 の差動対 Diの伝達特性、 β_i は差動対 Diのトラン ジスタの利得係数を表す。差動電圧の小さい領域では 伝達特性は線形とみなすことが出来る[6]ので4つの 差動対の伝達コンダクタンス比をa:b:c:dに設定 すれば式(1)の反応項と同様の動作が得られる。差 動対の伝達コンダクタンスはバイアス電流、差動対の 利得係数を変えることで任意に設定できる。

3.2 拡散回路

拡散回路の構成を図4に示す。反応回路と同様に 差動対4つを使用し、バイアス電流(I₀)と負荷電 流(I₀/2)を流す。電流源には電流ミラー回路を用 いた。隣接する2つの電圧信号線を差動対によって接 続する。差動対の伝達特性から差動電圧が小さい時は 電位差に比例した電流が高電位側から低電位側に流れ る[7]。この回路の電圧電流特性は

$$I = g_m(u_{i+1} - u_i)$$
(5)

となる。式(5)において gm は差動対の伝達コンダ



クタンスであり拡散係数に対応する。従って反応回路 と同様にバイアス電流、差動対の利得係数により抵抗 値が可変な抵抗デバイスとなる[7]。隣接する反応回 路の電圧信号 *u*,*v* をそれぞれ接続することで反応回 路の電圧信号が拡散回路を介して隣のセルへと伝搬 (拡散)する。

4. 回路の動作解析とシミュレーション

4.1 反応回路の動作

まず反応回路の動作解析を行った。反応回路のダ イナミクスは差動電位差が小さい場合(線形領域)と 大きい場合(非線形領域)、それぞれについて解析す る必要がある。各々の解析に際し、次の三点の仮定を おいた。

- ・① 差動対の利得係数は全て同じ(β₁ = β₂ = β₃ = β₄)
- ② 差動対の伝達特性を折れ線で近似)[図 5 (a)]
- ③ 電流源の電流を $I_1 = I_3$, $I_2 = b^2 I_1$, $I_4 = d^2 I_1$ と設定

上記の三点の仮定のもとに解析で求めた反応回路の 動作分岐図を図 5 (b) に示す。回路の動作モードは パラメータ b, d により決定され、様々なモードをと る。各領域での動作を以下に記す。

- A の領域:単調収束
- Bの領域:振動収束
- Cの領域:小振幅で振動発散、大振幅で収束なのでリ ミットサイクルを描く

D の領域:単調発散(電源電圧 vdd により制限される) E の領域:振動発散(電源電圧 vdd により制限される) 回路動作の SPICE シミュレーション例を次に示す。 図 6 (a) は図 5 (b) の領域 B のときであり、線形領 域で安定条件が満たされ、原点に振動しながら収束す る場合である。パラメータは a:b:c:d=1:2:1:1.5, C = 0.5pF である。チューリングパターンを発生さ



せるにはこの状態に回路パラメータを設定する。<u>図 6</u> <u>(b)</u> は図 5 (b) の領域 E のときであり、線形領域、 非線形領域いずれの場合にも不安定条件が成立する場 合である。 $u \ge v$ の振幅は振動しながら発散する。 このとき発散は回路の電源電圧 vddによって制限され、 図のようなアトラクタを描く。パラメータはa:b:c:d=1:1.2:1:0.5, C=0.5pFである。

4.2 拡散回路の動作

図 4 に示した拡散回路をキャパシタを介して 40 個 接続し、周期的な一次元構造をつくりシミュレーショ ンを行った。中央 3 つのセルのキャパシタ初期電位を vdd に設定したときの電荷の拡散の様子を図 7 (a), (b)に示す。伝達コンダクタンスは図 7 (b)では (a) の 2 倍である。時間とともに電荷が周囲に拡散してい く。差動対の伝達コンダクタンスを変えることで拡散 の速度を任意に調節できる。

4.3 チューリングパターンの発生

シミュレーション上でチューリングパターンの発 生を確認するために 50 個のセルを拡散回路を介して 周期的に一次元接続した[7]。チューリングパターン を発生させるために反応回路のパラメータは原点に収 束するように設定し、拡散係数比を *D_v* >> *D_u* とした。 また、初期値として *u* にランダムな微小擾乱を与え た。

上記のように設定したときのチューリングパターン の発生を図 8 (a) に示す。また反応回路の伝達コン ダクタンスを変えるとチューリングパターンの空間周 波数を任意に変えることができる[図 8 (b)]。



5. チップの試作と測定

5.1 トランジスタの特性ばらつき

アナログ CMOS 回路の設計において、重要な課題 はデバイスの特性ばらつきである。チップ内において 製造条件の揺らぎにより MOS トランジスタのしきい 値などが変動する[8]。そのため特性ばらつきに強い 回路設計を行う必要がある。本稿で提案した反応拡散 回路において一番に問題となるのはバイアス電流と負 荷電流のミスマッチングである。しきい値電圧のばら つきによりこのマッチングが大きく崩れると各セルの キャパシタを充放電する電荷量がばらつき、その結果 電圧信号 *u*,*v*の値が変動する。また、バイアス電流 がばらつくことで反応回路が安定条件から外れチュー リングパターンを生成できなくなる恐れがある。

MOS トランジスタのしきい値ばらつきの影響を軽減 するために、すべての MOS トランジスタのゲートす 法を最小寸法の3倍で設計した。これによりしきい値 のばらつきを小さく抑えることができる[9][10]。また、 カレントミラー回路ではさらにゲート長を大きくする ことで精度を高めた。ゲート寸法によるカレントミラ ーの出力電流の変化を図9に示す。バイアス電流は 10µA である。しきい値のばらつきをガウス分布とし、 中心値から±5%と比較的大きな割合でばらつかせ、 モンテカルロ法により 500 回シミュレーションを行っ た。ゲート寸法が大きくなるにつれ出力電流 Imir の 精度が上がることがわかる。本稿で提案した反応拡散 回路の場合、正常に動作をさせるには、バイアス電流 と負荷電流を数%以内にマッチングさせる必要がある。 そこで図9の出力電流の平均値を出しマッチングの精 度を計算した。表1よりゲート寸法が W/L=7.2μm/



1 27

0.5

0.43

0.31

図9 ゲート寸法と出力電流ばらつき 表1 平均值



図 10(b) 拡散回路のレイアウト

6.4µm のときの精度が最もよく数%以内にマッチ ングさせることができる。以上の解析からしきい値ば らつきの影響を小さく抑え、マッチングの精度のよい W/L=7.2µm/6.4µmを nMOS/pMOS カレントミラ ーのゲートサイズとした。

5.2 回路の設計

以上の解析を基にチューリング反応拡散回路を MOSIS AMIS 1.5-µm CMOS プロセスにより試作した。 反応回路、拡散回路のレイアウトパターンを図 10(a), <u>(b)</u>に示す。反応回路における MOS トランジスタ のゲートサイズは nMOS / pMOS カレントミラー回 路では W / L = 7.2µm / 6.4µm , 差動対では W / L = 7.2µm / 4.8µm である。キャパシタの容量は回路の寄 生容量を利用した。拡散回路における MOS トランジ スタのサイズは nMOS / pMOS カレントミラー回路 では W / L = 7.2µm / 6.4µm, u についての拡散回路の 差動対で W / L = 7.2µm / 4.8µm, v についての拡散回 路の差動対で W/L=28.8µm/4.8µm である。u,vの 拡散回路の差動対のサイズの違いはあらかじめ拡散係 数にある程度の差を設けておくためである。



5.3 回路の動作

反応回路単体の動作を測定した。図 5(b)の分岐 図を基にパラメータを設定し、その動作を確認した。 測定結果の一例を以下に示す。図 11 (a) はパラメー タ d の値を変えて、図 5(b)の B から E の領域へ動 作モードを変化させたときの様子である。図中の X 点の時間に回路パラメータを収束領域から振動発散領 域へと切り換えた。原点に収束している状態から振動 が始まり、電源電圧により頭打ちになるまで振動しな がら発散することを確認した。回路のパラメータは *a*:*b*:*c*:*d* = 1:1.5:1:1.3 → 0.2 であり、振動の周 波数は 40kHz であった。図 11 (b) はパラメータ d の 値を変えて、図 5(b)の B から C の領域へ切り換え たときの様子を示す。図中の X 点の時間に回路パラ メータを A から C の領域へと切り換えた。 u, v と もに安定点(原点)に収束する状態から振動状態へと 移行する様子を確認した。パラメータは a:b:c:d=1: 2:1:1.3 → 0.8 である。その他の領域についても分 岐図に基づき正常に動作を行うことを確認した。

次に反応回路二つを拡散回路で結合したときの動作 について測定を行った。2つのセルの電圧 u をそれ ぞれ u1, u2 とする。この場合、拡散係数比が Dy>>> D_uであると一方のセルの v の濃度が他方に比べて 上昇し、2つのセル間で濃度差が生まれる。この結果 u に対しては v の濃度が高いセルでは生成が抑えられ 逆に v の濃度が低いセルでは濃度が上昇する。なお ある程度の濃度差が生まれると回路の非線形性が現れ 定常状態に落ちつく。拡散係数比を Du: Dv=1:9 に



図 14 チューリングパターンの発生

したときの測定結果を図 12 (a) に示す。時間の経過 と共に u の電圧差が強調され最終的に非一様な安定 状態に落ちつくことを確認した。また、拡散係数比を Du: Dv = 1:20 としたときの結果を図 12 (b) に示す。 v の拡散を早めることでより一層 u の生成が抑えら れ、電位差が大きくなることを確認した。この非一様 な状態に落ちつく機構はチューリングパターン生成の 機構と同じものである。

上記の二つの測定により反応回路、拡散回路ともに 正常に動作をすることを確認した。

チューリングパターンの発生を確認するために 7 つ の反応回路を固定抵抗によって接続した。反応回路を 並べたレイアウトを図13に示す。本稿の実験では MOS トランジスタのしきい値ばらつきにより回路が正常に 動作しなくなる可能性を危惧し、拡散を模擬するため に拡散回路ではなく固定抵抗を用いた。反応回路のパ ラメータは収束条件を満たすように設定し、拡散係数 比は Du: Dv = 1:100 とした。なお、初期値は特に 与えず、自然に存在する微少なノイズを初期擾乱とし て利用した。測定結果を図 14 に示す。7 つのセル間 で非一様安定状態(チューリングパターン)の発生を 確認した。このパターン生成の機能を指紋画像の修復、 強調といった画像処理に応用できる。

6. まとめ

反応拡散系の一つであるチューリングモデルのパ ターン生成機能を模擬する CMOS 回路(反応回路と 拡散回路)を提案した。提案した回路の解析とシミュ レーションを行い動作を確認した。またトランジスタ のばらつきを考慮してチップを試作し、解析通りに正 常に動作をすることを測定で確認した。小規模ネット ワークではあるがチューリングパターンの発生を確認 できた。今後は大規模なネットワークに拡張すること で様々な画像処理を行う画像処理 LSI の実現に向けた 検証を行っていく。

参考文献

[1] 三池, 他, 「非平衡系の科学Ⅲ - 反応拡散系のダ イナミクス」, 講談社, 1997.

[2] Kato H., Asai T, and Amemiya Y, "Reaction-diffusion neuro chips: analog CMOS implementation of locally coupled Wilson-Cowan oscillators," Proceedings of the Fifth International Conference on Cognitive and Neural Systems (ICCNS'2001), P2-41, 2001.

[3] Nishimiya Y, Sunayama T, Asai T, and Amemiya Y, "Reaction-Diffusion Chip based on Cellular-Automaton Processing," Proceedings of the International Symposium on Nonlinear Theory and its Applications (NOLTA'2001), pp. 593-596, 2001.

[4] A. M. Turing, "The molecular basis of morphogenesis," Phil. Trans. R. Soc. , B237, pp. 37-72, 1952.

[5] W. Fujita, T. Aoki, and T. Higuchi, "A digital reactiondiffusion system for texture image processing," IEEE Int.Symp. on Intelligent Signal Processing and Communication Systems (ISPACS' 99), pp, 113-116, Phuket, 1999.

[6] Daikoku T., Asai T., and Amemiya Y., "An analog CMOS circuit implementing Turing's reaction-diffusion model," Proceedings of the 2002 International Symposium on Nonlinear Theory and its Applications, pp. 809-812, Xi'an, People's Republic of China (Oct. 7-11, 2002).

[7] 大黒, 浅井, 雨宮, "拡散現象を模擬するアナログ CMOS 回路," 電気情報通信学会ソサイエティ大会講 演(宮崎), 2002.

[8] S. Nassif, "Within-Chip Variability Analysis," International Electron Devices Meeting, San Francisco, CA, pp. 283-286, 1998.

[9] K. R. Laksmlkumar, R. A. Hadaway, and M. A. Copeland, "Characterization and Modeling of Mismatch in MOS transistors for Precision Analog Design," IEEE Journal of Solid State Circuits, SC-21, pp. 1057-1066, 1986.

[10] M. J. M. Pelgrom, A. C. J. Duinmaijer, and A. P. G. Welbers,"Matching Propertiees of MOS transistors," IEEE Journal of Solid-State Circuits, SC-24, pp. 1433-1439, 1989.