信学技報 TECHNICAL REPORT OF IEICE.

メモリスタ-CMOSハイブリッド回路による 非対称 STDP シナプスデバイス

安達 琢† 赤穂 伸雄† 浅井 哲也† 本村 真人†

† 北海道大学大学院情報科学研究科 〒 060-0814 札幌市北区北 14 条西 9 丁目 E-mail: †adachi@lalsie.ist.hokudai.ac.jp

あらましメモリスタを用いた非対称の時間窓を持つ STDP シナプスデバイスを提案する。メモリスタ(抵抗変化型 メモリ:ReRAM),キャパシタ,二つの pMOSFET,および四つの nMOSFET を用いてデバイスを構成した.まず, ReRAM の特性,および本研究で使用するバイポーラ型 ReRAM のモデルについて説明する.次に,本研究を行う上 で参考となった先行研究の回路動作(STDP 特性における時間的因果領域のみを模擬する動作)を説明する.さらに この回路を拡張したデバイス(STDP 特性における時間的因果領域および非因果領域を模擬するデバイス)を提案し, 各回路ブロックの詳細な動作を説明する.最後に HSPICE を用いた回路シミュレーションにより,ReRAM を介さず に流れる電流によりキャパシタが充電され,その後流れた電流によりキャパシタが放電され,ReRAM のコンダクタ ンスが元の値より減少する事を確認する.

キーワード ニューロデバイス,抵抗変化型メモリ (ReRAM),メモリスタ,STDP シナプス,

A Memristor-based Synaptic Device having an Asymmetric STDP Time Window

Taku ADACHI[†], Nobuo AKOU[†], Tetsuya ASAI[†], and Masato MOTOMURA[†]

† Graduate School of Information Science and Technology Hokkaido University – Kita 14, Nishi 9, Kita-ku, Sapporo, Hokkaido, 060-0814, Japan E-mail: †adachi@lalsie.ist.hokudai.ac.jp

Abstract We propose a memristor-based STDP synaptic device having an asymmetric time window. This device consists of a bipolar resistive-RAM (ReRAM), a capacitor, four nMOSFETs, and two pMOSFETs. First, we review fundamental characteristics of bipolar ReRAMs as well as the behavioral model that we use in this study. We also introduce our preceding study with respect to the development of memristive STDP devices having a causal role of a presynaptic neuron in driving a postsynaptic one. In this paper, we extend the original STDP synaptic device. Through extensive SPICE simulations, we demonstrate that conductance of our STDP device is certainly modulated (increased, decreased, and held) by the input spike timing, and that the proposed device plays causal and anti-causal roles in the synaptic plasticity.

Key words neurodevices, Resistive RAM(ReRAM), memristor, STDP synapse

1. まえがき

ニューラルネットワークをハードウェア化する上で困難な課題の一つとして、シナプスの集積化があげられる。なかでも電源が落ちていても結合強度が保持される(不揮発に結合強度を記憶する)シナプスデバイスについては、これまでいくつかのデバイスが提案されてきたが、キャパシタを用いたデバイスでは結合強度の保持時間が短いこと、またフラッシュメモリを用

いたデバイスでは結合強度の書き換え可能回数に制限があるこ と、および書き換えを制御するために大電圧が必要なために制 御回路の構成が複雑になってしまうことなどの欠点があった. そのため、いまだに集積化に適したデバイスが現れないという のが実情である.

この問題を解決する素子として,抵抗変化型メモリ(ReRAM) を用いたアナログニューラルネットワークの研究が盛んになっ ている [1~3]. ReRAM は不揮発性メモリの一種であり,流し た電流量に応じて抵抗値を変化させ、その値を保持する不揮 発記憶素子である. ReRAM の特性は二つに分類され、それ らはユニポーラ型とバイポーラ型と呼ばれる. ユニポーラ型 ReRAM は抵抗値を変化させるために単極の電圧源があればよ い. それに対してバイポーラ型 ReRAM は素子の抵抗値を変 化させるために両極の電圧源が必要である(電圧を印加する方 向によって ON 状態, OFF 状態を切り替える).

今回, 我々が過去に提案した STDP シナプスデバイス(先行 回路)[4]に拡張回路を加えることにより,提案デバイスを構 成する.先行回路は,シナプス前ニューロンの発火によりシナ プス後ニューロンの発火が引き起こされる領域(時間的因果領 域)での STDP 学習則を実現するデバイスである.本稿では このデバイスに時間的非因果領域での STDP 学習則を実現す る拡張回路を追加することにより,時間的非因果領域を含めた 非対称の時間窓を持つ STDP シナプスデバイスを提案する.

2. メモリスタを用いた STDP シナプスデバイス

2.1 ReRAM モデル

本稿ではバイポーラ型 ReRAM を用いて提案デバイスを構成する.そのため、Strukov らが提案したメモリスタモデル [5] を基にバイポーラ型 ReRAM モデルを構成した.このメモリスタモデルでは、素子を流れた電流の総量により素子の抵抗値が決まる.素子の抵抗を $R_{\text{MEM}}(\omega)$ で表すと電流電圧特性は

$$V = R_{\rm MEM}(\omega)I\tag{1}$$

$$\frac{d\omega}{dt} \approx I_{\rm ReRAM} \tag{2}$$

のように記述できる. ここで, ω は ReRAM の内部状態を表し,
 $I_{\rm ReRAM}$ は ReRAM に流れる電流を表す. また,
 $R_{\rm MEM}(\omega)$ は以下

$$\begin{aligned} R_{\text{MEM}}(\omega) &= \frac{1}{2} (R_{\text{MIN}} + R_{\text{MAX}} \\ &+ (R_{\text{MIN}} - R_{\text{MAX}}) \tanh(\omega)) \end{aligned} \tag{3}$$

に従うものとする. $R_{\text{MEM}}(\omega)$ は ω の増加に対して単調増加する関数であり、 $\omega \rightarrow \infty$ の場合 $R_{\text{MEM}} = R_{\text{MIN}}$ (ReRAM の最小抵抗値)となり、 $\omega \rightarrow -\infty$ の場合 $R_{\text{MEM}} = R_{\text{MAX}}$ (ReRAM の最大抵抗値)となる.また、 ω の時間変化は

$$\tau_{\omega} \frac{d\omega}{dt} = I_{\text{ReRAM}} \tag{4}$$

で表される.ここで, τ_ω は電流に対する抵抗値の変化しやすさ を表す時定数である.本稿ではこのメモリスタモデルの等価回 路を用いて,シナプスデバイスのシミュレーションを行う.

2.2 STDP シナプス

シナプスの学習則にはいくつかの種類があるが、今回は二つ のニューロンが出力するスパイクの時間差で結合強度が変化す る STDP (Spike Timing Dependent Plasticity) 学習則を持つ シナプスデバイスを提案する.図1に設計目標とする STDP 時間窓の概形を示す.

2.3 先行研究

今回提案するデバイスを構成する上で基となった先行回路の



動作について説明する.この回路は,ReRAM,キャパシタ, および二つの nMOSFET で構成された ReRAM–CMOS ハイ ブリット回路である.以下に先行回路の動作を説明する.

2.3.1 動作コンセプト

以下, ReRAM のコンダクタンス $G_{\text{MEM}} = R_{\text{MEM}}^{-1}(\omega)$ とする. 図 2 に先行回路の原理回路を示す. この回路の入力端 子 (1) には電圧パルスが入力され, パルスの立ち上がりによっ て ReRAM のコンダクタンス G_{MEM} が増加する向きを A, 減 少する向きを B とした. 以下にこの回路の動作コンセプトを説 明する.

この回路は、パルスの立ち上がりにより A の向きに流れた電流でキャパシタを充電し、スイッチにより B の向きに流れる電流を制限することで G_{MEM} を増加させる回路である.また、スイッチが常に OFF 状態の場合この回路は RC 回路となり、 G_{MEM} はパルスの入力前後で変化しない.

はじめに、スイッチが常に OFF 状態の場合を考える. 図 2 は RC 回路となり、パルスの立ち上がりにより ReRAM を介 して A の向きを流れる電流は、パルスの立ち下がりにより全 て ReRAM を B の向きに流れるため *G*_{MEM} はパルスの入力 前後で変化しない.次に、入力端子(1)に電圧パルスが入力 された後、スイッチが ON 状態になる場合を考える。パルス の立ち上がりにより ReRAM を介して A の向きに流れる電流 はキャパシタを充電する。その後パルスの立ち下がりにより ReRAM を介して B の向きに流れる電流はキャパシタを放電



図3 先行回路

するが,スイッチが ON 状態になるとスイッチを介して流れる 電流がキャパシタを放電する.これにより ReRAM を介して A の向きに流れた電流は B の向きに流れた電流よりも多くな るため, *G*_{MEM} の変化量は正になる.以下に,各素子の動作 を説明する.

2.3.2 先行回路の動作

図3に先行回路を示す. V_{pre} , V_{post} , I_{PSC} , および PSP はそれぞれシナプス前ニューロン,シナプス後ニューロンの 出力するスパイク電圧,シナプス後電流,およびシナプス後電 位を表す.また,M0 は PSP を非線形電流変換する.図3の ReRAM は C_{pre} が ReRAM を介して充電される方向に電流が 流れた場合,コンダクタンス G_{MEM} が上昇する向きに接続さ れている (C_{pre} が ReRAM を介して放電される方向に電流が 流れた場合 G_{MEM} は減少する).ReRAM のコンダクタンス G_{MEM} によってスパイクの発火時間差に依存した結合強度を 不揮発に保存し, V_{pre} , V_{post} の一方のみの電圧が変化した場 合, G_{MEM} は変化しない.そして,この結合強度に依存した I_{PSC} をシナプス後ニューロンが積分する.

はじめに、 V_{pre} が変化し、 V_{post} は初期電位から変化しない 場合を考える.まず、 V_{pre} の立ち上がりによって ReRAM を 流れた電流により C_{pre} が充電され、ReRAM のコンダクタン スは増加する.その後、 V_{pre} の立ち下がりにより ReRAM を 流れる電流によって C_{pre} は放電され、ReRAM のコンダクタ ンスは減少する.この時、充電時に ReRAM を流れた電流量と 放電時に ReRAM を流れた電流量は同じであるため、 V_{pre} の 変化前後で ReRAM のコンダクタンスは変化しない.

次に、 V_{pre} が変化した後、 V_{post} が変化した場合を考える. この場合、 V_{pre} の立ち上がりによって G_{MEM} が増加する向 きに流れる電流によって C_{pre} が充電される. その後、 V_{pre} の 立ち下がりにより G_{MEM} が減少する向きに流れる電流によっ て C_{pre} は放電されるが、 V_{post} が立ち上がると M1 が ON 状 態となり、この時 M1 を流れた電流により C_{pre} が放電される. G_{MEM} が減少する向きに ReRAM を介して流れた電流の総量 は、 G_{MEM} が増加する向きに ReRAM を介して流れた電流の 総量よりも少ない。そのため、 G_{MEM} は V_{pre} が変化する前 より増加する。また、充放電を通して ReRAM を流れた電流量 の差は、 V_{pre} 、および V_{post} が変化する時間をそれぞれ t_{pre} 、 t_{post} とすると、 Δt ($\equiv t_{\text{pre}} - t_{\text{post}}$)が正の場合、 Δt が小さ いほど少なくなる。そのため、 ΔG_{MEM} は Δt に依存して変 化する。

このようにして、 Δt に依存した G_{MEM} の変化を得ること ができる。この G_{MEM} の変化によってシナプス後電位 PSP の時定数が変化するが、PSP をシナプス後ニューロンが十分な 時間をかけて積分すると、その積分値(膜電位)は ReRAM の 結合強度に関わらず一定となる。そのため M0 を用いて PSP を非線形電流変換し、その値をシナプス後ニューロンで積分す る。M0 が飽和領域、もしくはしきい値以下で動作する場合、 ゲート-ソース間電圧 (=PSP)の値を I_{PSC} (シナプス後電流) に非線形変換する。このシナプス後電流をシナプス後ニューロ ンで積分することで、膜電位は G_{MEM} (結合強度)に依存し て変化する。

2.4 先行研究のシミュレーション結果

0.35 µm CMOS パラメータを用いて先行回路のシミュレー ションを行った.このシミュレーションでは, $R_{
m MIN}$, $R_{
m MAX}$ をそれぞれ 1.0 kΩ, 1.0 MΩ とし, τ_{ω} を 1.0 ×10⁻⁹ s, ω の初期 値を 0 とした.図 4(a) に V_{pre} を変化させ,V_{post} を変化させ ない場合のシミュレーション結果を示す. Vpre が立ち上がる と流れた電流により Cpre が充電され PSP が増加し, ReRAM のコンダクタンスが増加した。その後、Vpre の立ち下がりと ともに流れた電流により Cpre が放電され, ReRAM のコンダ クタンスは元の値に戻った.次に、 $\Delta t = 3.0 \ \mu s$ でのシミュ レーション結果を示す. Vpost の立ち下がりにより PSP が急 に減少し、十分な時間が経過した後の ReRAM のコンダクタ ンス変化量 $\Delta G_{
m MEM}$ は正になることを確認した。先行回路の STDP 時間窓を図 4(b) に示す. ΔG_{MEM} が Δt に依存して変 化することが確認できた. 最後に, PSP を非線形電流変換する M0の動作を確認するシミュレーション結果を図6に示す.上 が PSP を線形電流変換した図、下が PSP を M0 を用いて非線 形電流変換した図である。十分時間が経過した後、線形電流変 換した図では積分値が ReRAM のコンダクタンスに依存せず に一定であるのに対して、M0を用いて非線形電流変換した図 では ReRAM のコンダクタンスが大きい時,電流の積分値が大 きくなる.

3. 提案デバイスの構成と動作

3.1 動作コンセプト

次に,提案デバイスの動作について説明する.図7に提案デバイスの原理回路を示す.この回路の端子(1)には電圧パルスが入力され、パルスの立ち上がりによって ReRAM のコンダクタンス G_{MEM} が増加する向きを A,減少する向きを B とする.また,電流生成回路から流れる電流の向きを C とする.以下にこの回路の動作コンセプトを説明する.

この回路は、Cの向きに流れる電流とパルスの立ち上がりに よりAの向きに流れる電流の両方でキャパシタを充電する。そ のためパルスの立ち下がりにより ReRAM を B の向きに流れ る電流がパルスの立ち上がりにより ReRAM を A の向きに流

-3 -



図 4 先行回路のシミュレーション結果

れた電流の量よりも多くなり,コンダクタンスが減少する回路 である.先行回路では,スイッチ1を用いて B の向きに流れ る電流を制限した.そのため B の向きに ReRAM を流れる電 流量が A の向きに ReRAM を流れる電流量よりも少なくなり, ReRAM のコンダクタンス変化量 ΔG_{MEM} は正になった.そ こで提案回路では,ReRAM を介さずに流れる電流でキャパシ タを充電する.これにより,電圧パルスが立ち下がった後 B の 向きに ReRAM を流れる電流の量は A の向きに ReRAM を流 れる電流の量よりも多くなるため, ΔG_{MEM} は負の値となる. 更に,この時キャパシタを充電する為に流れる電流を Δt に依存 させるため,電流を制限するためのスイッチを先行回路と電流 生成回路の間に設置する.これにより,非因果領域で G_{MEM} が Δt に依存して減少する特性を実現する.



図 5 因果領域での STDP 時間窓



図 6 PSP の非線形変換と線形変換





3.2 提案デバイスの動作

図8に提案デバイスを示す。提案デバイスは、ReRAM、キャ パシタ、四つの nMOSFET および二つの pMOSFET からな る ReRAM-CMOS ハイブリット回路である。 V_{pre} , V_{post} は シナプス前ニューロン、およびシナプス後ニューロンのスパイ ク電圧を表し、 V_{b} , V_{1} はそれぞれ M5、M3のゲート電圧を表



す. M3, M4, および M5 で遅延を伴った電流を生成し, M2 を用いて Δt に依存した電流を C_{pre} に充電する.以下に提案 デバイスの動作を説明する.

3.2.1 電流生成回路

図 8(1) に電流生成回路を示す. Vpost が立ち上がると M4 が ON 状態になり、 V1 の電位が 0 になる. この時、 VL の電位 が十分に高いと、M4 および M5 から構成される回路ブロック (1) は M5 を負荷とした反転増幅器になる. その増幅率を A と すると、M4の寄生容量 C_{gd} はミラー効果により出力から見る と A 倍だけ増幅される.次に、Vpost が立ち下がると M4 は OFF 状態となり、増幅器の出力電位 V1 は時間遅延を伴って上





(e) ΔG_{MEM} の時間変化 $(\Delta t = -1.0 \ \mu s)$



(f) ΔG_{MEM} の時間変化 $(\Delta t = -3.0 \ \mu s)$



 $(\Delta t = 5.0 \ \mu s)$

(h) ΔG_{MEM} の時間変化

図 11 ΔG_{MEM} の時間変化

昇する. この時, M4 の寄生容量はミラー効果によって増幅さ れているので、V1 の電位は大きな遅延を伴って上昇する。M3 はゲートに V_1 を入力し、 V_1 の遅延を反映した電流 I_{out} を生 成する. この電流 I_{out} により C_{pre} が充電されることにより, ReRAM のコンダクタンスを元の値よりも減少させる事がで きる.

3.2.2 スイッチ回路

電流生成回路によって生成した電流 $I_{
m out}$ を Δt に依存させ るため, M2 をスイッチとして利用する. Vpre が立ち上がると M2 が ON 状態となり Iout により Cpre が充電される. この 時 Iout として流れる電流の総量は、Vpost が立ち下がってから の経過時間に依存して少なくなるので、ReRAM を介さずに流 れる電流により Cpre が充電される量は Δt に依存して少なく なる. V_{pre} が立ち下がると、 G_{MFM} を減少させる向きに流れ る電流により Cpre が放電される. この時の電流量は GMEM を増加させる向き ReRAM を流れた電流量よりも多いため、コ ンダクタンス G_{MEM} は Δ tに依存して減少する. M2がOFF 状態の時は、電流生成回路と先行回路の間は解放状態となり、 デバイスは先行回路と同じ動作をする。以上の動作により、非 因果領域での STDP シナプスの特性を表す.

4. 提案デバイスのシミュレーション

0.35 µm CMOS パラメータを用いて, HSPICE シミュレー ションを行った. $R_{
m MIN}$, $R_{
m MAX}$ をそれぞれ 6.7 k $\Omega,$ 6.7 M Ω とし, τ_{ω} を 1.0 ×10⁻⁹ s, ω の初期値を 0 とした. 図 9 に電流 生成回路のシミュレーション結果を示す. ($\Delta t = 3.0 \ \mu s : \Delta t$



図 12 提案デバイスの STDP 特性

= $t_{\text{pre-}t_{\text{post}}}$, t_{pre} および t_{post} はそれぞれ V_{pre} , V_{post} の入 カタイミングを表す). V_{pre} の入力により, M4 が ON 状態と なり, V_1 の電位が 0 となることを確認した. その後, V_{pre} の 立ち下がりと同時に V_1 の電位が時間遅延を伴って上昇し, そ の電圧遅延を反映した I_{out} が M3 によって生成されることを 確認した.

次に、 I_{out} を Δt に依存させるためのスイッチ回路のシミュ レーション結果を図 10 に示す. 図 10 (1) は $\Delta t = 3.0 \ \mu s$, (2) は $\Delta t = 6.0 \ \mu s$ でのシミュレーション結果である. Vpre が立ち上がると M2 が ON 状態になり、この時のみ電流生成回 路が生成した電流により C_{pre} が充電されることを確認した. ここで、 C_{pre} に蓄えられる電荷の量は電流の積分(点線で囲 まれている部分の面積)である. そのため、図 10 (1) の場合 は図 10 (2) の場合に比べてより多くの電流で C_{pre} を充電で きる. これにより I_{out} として流れる電流の総量が Δt に依存 して減少することも確認した.

最後に,これらを組み合わせた提案デバイスのシミュレー ション結果を図 11 に示す.図 11(1)~(4) に時間的因果領域で のコンダクタンス変化量 ΔG_{MEM} を表す ((1): $\Delta t = -0.5 \ \mu s$, $(2):\Delta t = -1.0 \ \mu s, \ (3):\Delta t = -1.5 \ \mu s, \ (4):\Delta t = -2.0 \ \mu s). + \Rightarrow$ な時間が経過した後, ReRAM のコンダクタンス G_{MEM} が元 の値より増加することを確認した.また、その増加量は ∆t の 増加によって少なくなり、コンダクタンスの変化量 ΔG_{MEM} は入力タイミング差 Δt に依存することを確認した.次に,図 11(5)~(8) に非因果領域でのコンダクタンス変化量 ΔG_{MEM} を表す ((5): $\Delta t = 0.5 \mu s$, (6): $\Delta t = 1.0 \mu s$, (7): $\Delta t = 1.5 \mu$ s, (8): $\Delta t = 2.0 \mu$ s). 十分な時間が経過した後, ReRAM の GMEM が元の値より減少することを確認した。また、その減 少量は Δt の増加によって少なくなり、コンダクタンスの変化 量 ΔG_{MEM} は入力タイミング差 Δt に依存することを確認し た. 図 12 に提案デバイスの STDP 特性を表す.提案デバイス が、非因果領域を含めた STDP シナプスと質的に等価な動作 をすることを確認した.

4.1 まとめ

バイポーラ型 ReRAM を用いて非因果領域を含めた STDP

時間窓を持つ不揮発性のシナプスデバイスを提案した.はじめ に、ReRAMの特性、および今回用いる ReRAMのモデルを提 案した.次に、本研究を始めるにあたって参考とした先行回路 についてその動作を説明し、HSPICEを用いてシミュレーショ ンを行った.続いて、非因果領域での特性を再現するための拡 張回路についてその動作コンセプトと詳しい動作を説明した. 最後にシミュレーションを用いて因果領域では、パルス入力タ イミング差に依存して ReRAM のコンダクタンス G_{MEM} が 増加するという特性を残しつつ、非因果領域でパルス入力タイ ミング差に依存して ReRAM の G_{MEM} が減少する特性が追 加されている事を確認した.

今回のデバイスはシミュレーション結果のみであって,実デ バイスを用いた実験はまだ行っていない.そのため,今後は提 案デバイスを実デバイスを用いて測定し,提案デバイスと質的 に等価な回路である事を確認する予定である.

献

文

- G. S. Snider, "Self-organized computation with unreliable, memristive anaodevices," *Nanotechnology* vol. 18, no. 36, 36502, 2007
- [2] Ahmad Afifi, Ahmad Ayatollahi, Farshid Rassi, "STDP inplementation using memristive nanodevice in CMOS–Nano neuromorphic networks," *IEICE ELEX*, vol. 6, no. 3, pp 148-153, 2009
- [3] B, Linares-Barranco and T. Serrano-Votarredona, "Memristance can explain Spike-Time-Dependent-Plasticity in Neural Synapses," *Nature Precedings*, http://hdl,handle.net/ 10101/npre.2009.3010.1, 2009
- [4] 赤穂 伸雄,浅井 哲也,柳田 剛,川合 知二,雨宮 好仁, "バイポーラ型抵抗変化メモリ素子を用いた STDP シナプスデ バイス"電子情報通信学会技術研究報告,vol,110, no. 246, pp. 23-28, 2010.
- [5] D. B. Strukov, G. S. Snider, D. R. Stewart, and R. S. Williams, "Yhe missing memristor found," *Nature*, vol.453, no. 1, pp. 80–83, 2008.