

# CMOSサブスレッショルド領域特性 を利用した温度検出スイッチ回路


萩原淳史 廣瀬哲也 山田寛之 浅井哲也 雨宮好仁

北海道大学 大学院 情報科学研究科

# 背景・目的

急激な温度変化を検出


⇒ CTR(Critical Temperature Register)




CTRに類似した特性を持つCMOS機能回路  
温度検出スイッチ(CTS;Critical Temperature Switch)  
回路を提案



# 温度検出スイッチ(CTS)回路




弱反転動作




# 動作原理

$M_7$ ; 強反転線形領域動作



$$V_b > V_{th}$$



$$I = \beta \left\{ (V_{gs} - V_{th}) - \frac{V_{ds}}{2} \right\} \cdot V_{ds}$$

$$V_{ds} = \eta V_T \ln(K)$$


K : M5とM6のサイズ比

$$I = \beta (V_b - V_{th}) \cdot \eta V_T \ln(K)$$


$$V_b = 2 \cdot \left\{ V_{th} + \eta V_T \ln \left( \frac{I}{I_0} \right) \right\}$$




# シミュレーション結果



# 検出温度の設定




M<sub>5</sub>とM<sub>6</sub>のサイズ比 K  
M<sub>7</sub>のMOSサイズ W




検出温度を設定可能

$$I = \beta(V_b - V_{th}) \cdot \eta V_T \ln(K)$$
$$V_b = 2 \cdot \left\{ V_{th} + 2\eta V_T \ln\left(\frac{I}{I_0}\right) \right\}$$

# シミュレーション結果



# サイズと検出温度の関係





# ヒステリシス特性

温度上昇  
温度下降




ヒステリシス特性





# シミュレーション結果



# まとめ

---

## 温度検出スイッチ(CTS)回路を提案

- 温度による回路特性の変化
- 設計パラメータによる検出温度の設定
- リセット機能によるヒステリシス特性のキャンセル

## 今後の課題

- 素子ばらつきの考慮
- 検出温度とサイズの定式化