


CMOSイメージセンサに適した 機能的リセット方式

加賀谷亮 金澤雄亮 浅井哲也 雨宮好仁 : 北海道大学
池辺将之 大住勇治 : 大日本印刷(株)
金高達也 : 大日本LSIデザイン(株)

研究の背景1

- ◆ 基本的な画素回路の構成 (3Tr APS)



素子バラツキの補償

⇒ 信号出力とリセット出力の差分 (CDS)

研究の背景2

- 従来方法(CDS)の問題点

信号出力時にリセットが必要
⇒基本的には破壊読み出し



- 新しいバラツキ補償方式の提案


リセット時にバラツキ補償を行う
⇒非破壊読み出しの実現




広ダイナミックレンジ化への応用など

バラツキ補償リセット方式

- 画素回路と出力回路で負帰還ループを形成




システムの全体構成




画素パターン

- 画素パターンの構成例




画素回路の動作



バラツキ補償リセットの効果


(回路シミュレーション)



±50 mVのバラツキを $50 \mu\text{V}$ の範囲に補償可能

MOSしきい値バラツキに対する出力変動


(回路シミュレーション)




チップ内バラツキ(～30mV)は十分に補償可能

画素回路の光応答特性

(回路シミュレーション)





画素出力のA/D変換



画素出力をパルス幅に変換(PWM)

PWM出力の波形

(回路シミュレーション)



今後の展開

- 個別リセット方式による広ダイナミックレンジ化
(露光時間の割り当て, 出力データの圧縮)
- ライン駆動システムの設計



チップの試作と評価

広ダイナミックレンジ化に向けて

- ◆ バラツキ補償リセットによる非破壊読み出し

蓄積過程の画像を読み出すことができる




画素回路の飽和予測に適用

個別のリセットタイミングにより、
画素回路に最適な露光時間を割り当てる

広ダイナミックレンジ化に向けて

- ◆ 個別リセットによる露光時間の割り当て例1




広ダイナミックレンジ化に向けて

◆ 個別リセットによる露光時間の割り当て例2

T/2での飽和予測の結果が...

- ・飽和レベルの1/2以下
→ そのまま出力
- ・飽和レベルの1/2以上
(かつ飽和していない)
→ T/2でリセット
- ・飽和レベルに達している
→ 3T/4でリセット



ダイナミックレンジが4倍に拡大