MOSFETの特性バラツキ補正技術に向けた 参照電圧源回路

第11回システムLSIワークショップ(北九州) 2007/11/19-21

北海道大学大学院情報科学研究科 Department of Electrical Engineering, Hokkaido University

<u>◎上野 憲一,</u>廣瀬 哲也, 浅井 哲也, 雨宮 好仁

k_ueno@sapiens-ei.eng.hokudai.ac.jp http://sapiens-ei.eng.hokudai.ac.jp/

研究の背景

製造プロセスバラツキによるLSIチップの特性バラツキの顕在化

- ・歩留まりの低下
- ・性能動作マージンの低下
- ・回路特性(遅延時間,動作周波数,消費電力)への影響



特性バラツキの分類

ウェハ上での特性バラツキ



「グローバルなバラツキ」

チップ間, ロット間, ウェハ間

「ランダムなバラツキ」

チップ内のランダムバラツキ

マトリックスアレイによるデバイスモデリングは活発

LSIへの応用・適用は限定されているのが現状

LSI上でプロセス状態をモニタする集積回路技術が必要

アナログ回路における特性バラツキ

アナログ回路の特性バラツキはグローバルなバラツキが支配的



アナログ回路では最小トランジスタサイズは使用しない

→ ランダムなバラツキの影響が小さい

グローバルなバラツキが問題となるアナログ回路の特性バラツキ補正

特性バラツキのモニタリング回路

*LSI上の特性バラツキをモニタ・検出する参照電圧源回路 MOSトランジスタの絶対零度におけるしきい値電圧V_{TH0}を出力



MOSトランジスタのグローバルなしきい値電圧バラツキを出力

以下のスライドで詳細な動作原理を説明する ♪

5

* Ueno K., et, al, "CMOS voltage reference based on the threshold voltage of a MOSFET," Proceedings of the 2007 International Conference on Solid State Devices and Materials, pp. 486-487. Ken UENO - Lab. of Advanced LSI Eng, Hokkaido University - 2007 System LSI WS



動作原理①

β 乗算型セルフバイアス回路を用いた電流源サブサーキット







電圧源サブサーキット



Ken UENO - Lab. of Advanced LSI Eng, Hokkaido University - 2007 System LSI WS

Voltage





動作原理④

近似条件

 $V_{REF} - V_{TH0} \ll \kappa T$

出力電圧
$$V_{REF}$$
 $V_{REF} = V_{GS4} + \eta V_T \ln \left(\frac{2K_2^3 K_3 K_5}{K_1^3 K_6 K_7} \right)$
マイナス温度係数 プラス温度係数

 $V_{TH} = V_{TH0} - \kappa T$

しきい値電圧

出力電圧 V_{REF} の温度係数 $\frac{dV_{REF}}{dT} = -\kappa + \frac{\eta k_B}{q} \ln \left\{ \frac{6q\eta\kappa}{k_B(\eta-1)} \frac{K_{\beta}K_2^3 K_3 K_5}{K_1^3 K_4 K_6 K_7} \ln \left(\frac{K_2}{K_1} \right) \right\}$ マイナス温度係数 フラス温度係数

$$dV_{REF} / dT = 0$$
 となるように回路設計すれば
 $V_{REF} = V_{TH0} + \eta V_T \ln \left(1 + \frac{V_{REF} - V_{TH0}}{\kappa T} \right) = V_{TH0}$
絶対零度におけるしきい値電圧

シミュレーション結果①

(0.35 µm CMOS, Typical パラメータを使用)

温度変動に対する出力電圧特性 電源電圧変動に対する出力電圧特性



温度変化・電源電圧変動に対して良好な特性を実現

Ken UENO - Lab. of Advanced LSI Eng, Hokkaido University - 2007 System LSI WS



レイアウト・性能諸元



アナログ回路の特性バラツキ補正

FPD(液晶テレビ, ディスプレイ等)で使用されるライン駆動用バッファ回路



OP-AMPのテイル電流源のバイアス方法による比較

4通りのバイアス方法で特性バラツキを比較



(A). 提案回路によるバイアス方法





(B). 定電圧バイアス方法



シミュレーション結果 (電流バラツキ補正)

モンテ・カルロシミュレーション (500 runs)



シミュレーション結果 (Slew-Rateバラツキ補正)

モンテ・カルロシミュレーション (500 runs)



まとめ

- LSI上のプロセスバラツキを補正する回路技術を提案 -

プロセス状態をモニタ・検出する参照電圧源回路

- MOSFETの絶対零度におけるしきい値電圧V_{TH0}を参照
- ・LSI上のグローバルなしきい値電圧バラツキをモニタ・検出

アナログ回路の特性バラツキ補正

- ・電流生成バイアスによる電流バラツキを最大80%抑制
- バッファ回路の<u>Slew-Rateバラツキを最大 76 %抑制</u>

<u>様々なアナログ回路の特性バラツキ補正に応用可能</u>