論 文

負帰還リセットによる CMOS イメージセンサのバラツキ補償

On-Chip Fixed-Pattern-Noise Canceling by Negative-Feedback Reset for CMOS Image Sensors

加賀谷亮[†], 池辺将之[†], 浅井哲也[†], 雨宮好仁[†]

Ryo Kagaya[†], Masayuki Ikebe[†], Tetsuya Asai[†] and Yoshihito Amemiya[†]

Abstract We propose a new method for canceling the fixed-pattern noise in CMOS image sensors caused by the threshold mismatch of MOSFETs in pixel circuits. This method uses non-destructive intermediate readout circuitry. We designed a CMOS image sensor in which the canceling circuit was implemented in each column of the pixel-sensor array using a 0.25μ m CMOS process. Results from simulations and actual measurements taken revealed that our method would be effective in canceling fixed-pattern-noise in CMOS image sensors caused by the threshold mismatch.

キーワード: CMOS イメージセンサ, 固定パターンノイズ, 負帰還リセット, バラツキ補償, 非破壊中間読出し

1. ま え が き

近年,社会の情報化にともなって広帯域通信の分野が急 速に発展している.比較的大きなデータ量を簡単に扱うこ とが可能となり,画像情報が頻繁にやりとりされるように なった.画像情報の取得機器としてはディジタルカメラが 大きな地位を占め,現在ほとんどの携帯電話にその機能が 搭載されている.ディジタルカメラの心臓部は, CCD ま たは CMOS イメージセンサであり,携帯・監視モニタ・車 載用機器など各種の用途に向けた開発が進んでいる.特に CMOS イメージセンサは,周辺 CMOS 回路を同時に集積 することが容易であり,同一チップ上に様々な画像処理機 能を盛込むことができて都合が良い.ただし,CCDと比べ て素子バラツキによる固定パターンノイズや熱雑音が大き いので,その改善が課題となっている.そのため,製造プロ セスの改善や CDS (Correlated Double Sampling:相関 2 重サンプリング)などのノイズ除去法が提案され, CCDと 比較して遜色のないレベルに近づいてきた.しかし,CDS 法では,信号出力とリセット出力の差分を取るので,効果 的にノイズ除去ができる反面,基本的に破壊読出しとなる. そのため,蓄積途中の中間画像情報を利用することは難し い.この中間画像情報を取得することができれば,蓄積中の 輝度変化を読取ることが可能となり,様々な応用^{1)~3)}への 展開が期待できる.本稿では, CMOS イメージセンサの新

しいノイズ除去法として,画素セル回路にある MOSFET の閾値バラツキをリセット時に負帰還をかけて補償する手 法を提案する.この手法を用いると,最小構成の画素回路 上で非破壊の中間撮像データを取得できる.さらに,画素 回路に任意の電圧を書き込めるので,高解像度を維持した まま機能的な画像処理への応用が可能となる.

本稿では,初めに1章で本研究の背景と目的を述べ,各 章の概要を記す.次に2章で負帰還によるノイズ除去の方 法とそのための回路構成を説明する.3章では,設計した 回路の SPICE シミュレーション結果について述べる.4章 では,前章までの結果をもとにした,実際のイメージセン サLSIの設計・試作・チップ測定結果について述べる.そ して5章では,本研究におけるリセット方式の発展と応用 について議論を行う.

2. バラツキ補償を行う画素回路

2.1 画素回路の MOS 閾値バラツキ

CMOS イメージセンサでは,画素セルの回路に使う MOSFET の閾値バラツキによって,以下のように固定パ ターンノイズ(FPN)を生じる.通常の CMOS プロセス での一般的な画素セルの回路(3Tr型 Active pixel sensor)を図1に示す.撮像サイクルのはじめに Rst 信号で MOSFET:M1をオンにしてフォトダイオード(PD)だけ 初期電圧に充電する(リセット).Vaの電位は VDDか ら M1 の閾値分低い値となる.PDに光が当たると光電流 が流れて電荷を放電し,Va の電位が光強度に応じて低下 する.この Va の電位を M2 で受け,Sel 信号を M3 に与 えることで画像信号を出力ラインに取り出す.この回路の 主な問題点は,M2 に閾値バラツキがあると,それが信号

²⁰⁰⁴ 年 8 月 9 日受付, 2004 年 12 月 10 日再受付, 2005 年 1 月 14 日採録 † 北海道大学 大学院情報科学研究科

^{(〒060-0814} 札幌市北区北 14 条西 9 丁目, TEL:011-706-7689)

[†] Graduate School of Information Science and Technology, Hokkaido University

⁽Kita 14, Nishi 9, Kita-ku, Sapporo, 060-0814 Japan)



図 1 3Tr 型 Active pixel sensor 3Tr. type active pixel sensor.



出力に表れて FPN の主な原因となることである.そして, MOSFET を集積するとき同一チップ上であっても,閾値 にバラツキを生じることは避けられない.CDS 法では,上 記固定パターンノイズを除去するため,信号を出力した後 にその画素回路をリセットし,信号出力とリセット出力の 差分をとって閾値バラツキを補償している.

2.2 負帰還による画素回路のバラツキ補償

CDS 法によらずに MOSFET の閾値バラツキを補正する ため,新しい画素回路を提案する.その構成を図2(a)に 示す.画素セルと出力回路との間で負帰還ループを構成する ことに特徴がある.出力回路は一つの画素列(出力ライン1 本)あたり1個あればよい.この回路は以下のように動作す る.出力増幅器の非反転入力には一定電圧(*Vbias* = *Vrst*) を与えておく.撮像サイクルのはじめに Rst 信号で M1 を オンにして PD をリセットする.同時に Sel 信号で M3 を オンにして,画素回路と出力増幅器の間に負帰還ループを 形成する.M2のトランスコンダクタンスを β ,閾値をVthとし,そのバラツキを ΔVth ,M4に流れる電流をIb,出力 増幅器の利得をA,非反転入力をVbias,出力をVc,M2 とM4によるソースフォロアの利得をHとすると,負帰還 ループ上にのるオフセット成分Doutは,式(1)となる. そして閉ループの伝達特性は式(2)となる.

$$Dout = -\left(Vth + \Delta Vth + \sqrt{\frac{Ib}{\beta}}\right) \tag{1}$$

$$Vc = Vbias \frac{A}{1 + AH} - Dout \frac{AH}{1 + AH}$$
(2)

式(2)から,負帰還ループを形成した状態で A >> 1と すると,出力増幅器の出力は Dout を打ち消すように電圧 をシフトさせた出力を行う.そして,出力増幅器の反転入 力におけるオフセット成分 Dout'は式(3)のようになる.

$$Dout' = Dout - Dout \frac{AH}{1 + AH} = Dout \frac{1}{1 + AH}(3)$$

したがって, Dout に含まれる ΔVth も 1/(1 + AH)に 低減することができる.言い換えると, M2 の閾値バラツ キに応じてフォトダイオードの初期化電位(Va の電位)が 調節され,出力ラインの電位は常に式(3)を満たすように リセットされる.この動作によって MOSFET の閾値バラ ツキを補償できる.このバラツキ補償リセットの後に M1 と M3 をオフにする.フォトダイオードの光電流が増加し Va の電位が低下する.その電位を出力ラインに取り出す ことは,従来の画素回路と同様である.

負帰還を用いてリセットする方式は他に報告例があるが (Active Reset 方式)⁴⁾, 画素回路に含まれる nMOSFET 数は1つ増加する.また, nMOSFET が列回路出力とリ セット用 nMOSFET のゲート間を結ぶ構成なので, リセッ ト電圧が, その nMOSFET の閾値だけさらに降下し, ダイ ナミックレンジが狭まってしまう.

固定パターンノイズに対して、CDS 法と本方式を比較した場合,差分出力を行う前者の方が性能的に上であるが,本方式における出力増幅器の利得を高めることで、CDS 法に近づけることは可能である.

2.3 画素信号の AD 変換

Sel 信号で M3 をオンにすると出力ラインに画素信号が 表れる.その電圧をディジタル信号に変えて外部に取り 出す.そのために,出力増幅器の非反転入力を一定電圧 *Vbias* = *Vrst* からランプ電圧 *Vrmp* に切り替える(図 2(b)).出力増幅器は,コンパレータとして働き,画素信 号の電圧値を PWM 変換して,その信号パルスを*Vc* に出 力する.PWM 信号をカウンタで計測しディジタル出力と して取り出す.

出力増幅器は,入力差動対にバラツキがあるとその出力 にオフセットが生じる.しかし,そのオフセットは,リセッ トと信号読み出しとを同一の出力増幅器で扱うので,M2 の閾値バラツキと同様に負帰還ループ内の DC バラツキと して補償される.出力増幅器は通常の演算増幅器で良いが, 位相補償容量の接続を制御信号でオンオフできるように構 成する.すなわち,リセットで負帰還ループを形成すると きは位相補償容量を接続して発振を防止する.AD 変換を 行うときは,位相補償容量を切り離してスルーレートの大 きいコンパレータとする.

3. 回路シミュレーション

3.1 負帰還によるリセット動作

0.25 µm CMOS プロセスのパラメータを用いて回路を 設計した.最初に出力増幅器の DC 利得を 60dB 以上に規 定した.次に設計した増幅器と最長距離にある画素とのク ローズドループ特性から,負帰還が安定して動作する位相 補償容量値に決定した.容量値は0.8pFである.最長距離 にある画素に対して,画素アレイの最上段にある画素を想 定し,その間の配線抵抗および容量を考慮した.ソースフォ ロアの利得 Hは,回路を構成する nMOSFET の基板電位 が GND に接続されているため,1以下の0.77 となった. HSPICE による動作シミュレーションの例を図3に示す. 図3は負帰還によるバラツキ補償リセットの動作である. - 例としてリセット目標値 Vrst = 1 V に設定し,時間 t = 0 でリセットを開始した.なおフォトダイオードの初期電圧 は 0 とした. この例では、 MOSFET の平均閾値を 450 mV として,その値から閾値が+25 mVと-25 mV ずれてい る場合の結果を示している.実際には,閾値のずれがこれ ほどバラツクことはないが,余裕を見てこのように設定し た. ほぼ 100 ns で出力ラインの電圧が立ち上がり, 200 ns で想定リセット値からオーバーシュートし, それ以降は徐々 に収束していく.およそ1 µs でリセットが終了し,出力ラ イン電圧のバラツキは 0.1 mV 以内の微小範囲に収まって いる.

3.2 AD 変換のための PWM 信号発生動作

リセットした状態から画素信号を PWM 信号として出力 した.図4はその出力パルス波形である.リセット期間は t = 0 から 2 μ s とした.出力増幅器の位相補償容量を t = 3 μ s で切り離し,次に t = 5 μ s からランプ波形 Vrmp を与 えて PWM 変換を行った.ランプ波形の傾きは,25 μ s で 1 V とした.ランプ電圧 Vrmp が出力ライン電圧 Vb より 低くなったときに PWM パルスが立ち下がり,画素信号の 電圧がパルス幅に変換される.比較として,位相補償容量 を切り離さないときの PWM パルス波形をあわせて示す. 位相補償容量が大きいほど周波数特性が悪化し,PWM パ ルスの立下りが遅く,Vrmp と Vb の交差した点から外れ て AD 変換誤差を生じる.したがって PWM 変換にあたっ ては,位相補償容量を切り離すことが不可欠である.

3.3 出力増幅器の差動対バラツキの補償

出力の PWM 信号は,入力差動対にバラツキがあると立 ち下がりのポイントに時間的なずれが生じる.しかし,2.3 章で述べたとおり負帰還ループによって,このずれを補償 することができる.補償効果を確認するために,出力増幅 器の入力差動対にオフセットを故意に加えてシミュレーショ ンを行った.そのオフセット電圧値に応じたリセットの結 果を PWM 変換して読出した.PWM 信号の立ち下りのず れを確認することで,本方式の効果を検証できる.

いま Vth = 450 mV の一定として,オフセット電圧の 値(入力差動対の仮想バラツキ)を0 mV から 50 mV ま で振ってシミュレーションを行った.バラツキに関しては, 3.1章と同様に余裕を見て設定した.シミュレーションの条 件は,前章と同一とし,位相補償容量は切り離した.PWM 信号による時間的なずれを図5に示す.負帰還のない場合, 同一の条件下ではオフセット電圧の値に沿って線形的に立 下り時間がずれる.この場合,最大 1.25 μ s のずれが生じ た.しかし,負帰還を用いると,ずれを 20 ns 以内の範囲 に収めることができた.電圧換算では,50 mV のバラツキ



図 3 負帰還によるリセットのシミュレーション結果 Simulation results of negative-feedback reset.



図 4 出力増幅器による PWM 信号の発生 PWM-signal genelation by output amprifier.



図 5 差動対バラツキ補償のシミュレーション結果 Simulation results of input-mismatch-noise cancellation.

が 0.1 mV 以下へ低減されたことと等価である.このこと は、入力差動対のバラツキもリセットの段階で補償される ことを示している.すなわち、画素列のあいだのバラツキ も補償できる.なお、このずれはバラツキに対して、ラン ダムに近い非線形的な変化をしている.本来ならば、ずれ の特性が線形的なまま、その範囲が 1/(1+AH)に縮退す るはずである.そのため、このずれの主要因は上記のよう な DC バラツキではなく、他の要因と捉えることができる. 現在、この要因は調査中である.

4. センサチップの試作と評価

4.1 センサチップの設計・試作

本方式のバラツキ補償機能を有するイメージセンサの設計を行った.画素数64×64のプロトタイプチップである. 0.25 µm CMOS プロセスを用いた.このチップは,画素 アレイと出力増幅器/カウンタの他に,行選択のためのセ レクタと列出力のバッファを持つ.図6はその主要部分を 示す.画素出力を9ビットディジタル出力に変換し,出力 回路ですべてのビットを並列出力する.列出力も行選択部 同様にセレクタを用いて特定のピクセルを指定できるよう にした.各種測定の便宜を考えて,すべてのバイアス電圧, すなわちランプ電圧,リセット電圧,ソースフォロアの電 流源駆動用のバイアス電圧,および出力増幅器の電流源駆 動用のバイアス電圧をチップ外から供給するように設計し た.画素回路は,20 µm 角とし,列回路(出力増幅器/カ ウンタ)の幅も画素回路と同様 20 µm とした.

4.2 負帰還リセットによるバラツキ補償の測定

チップを測定してバラツキ補償の効果を検証した.今回 のプロトタイプチップでは,測定の便宜を考慮して,リセッ ト基準電圧 Vrst とランプ電圧 Vrmp(図2(b))を外部 から加えるようにした.そのため,測定系から混入する雑 音の影響が無視できない.今回の測定環境では,その雑音 レベルは約5 mVpp であった.

はじめに,出力ライン電圧がリセット目標値に収束する 様子(図3に相当する特性)の測定を行った.これは,3.2 章の図3に相当する特性である.ただし,出力はAD変換 されているため、負帰還リセット期間を変えることで、図3 の特性を等価的に確認した.1列64画素セルの測定結果を まとめて図7に示す.今リセット期間を最小100 nsとし て, それから 100 ns ずつ期間を延長し, 各期間ごとのリ セット値を測定した.測定結果は100 ns ごとに区分し,バ ラついた出力値の Peak to Peak を図示した . 200 ns まで の期間は出力の測定値が,図における灰色の表示範囲を下 回っている.すなわち、出力がまだ立ち上がりの途中で収 束していないことを示している.300 ns までの期間は,出 力値が図の表示範囲を超えている.出力値がオーバシュー トしている状態である.500 ns 以降は,出力値がリセット 基準値に収束していく.ただし,今回の測定では外部雑音 の影響で最終的に 5.2 mVpp のバラツキが残った.以上の

結果から,シミュレーションで予測されるように1 µs 程度 で出力が収束していることがわかった.

4.3 負帰還リセットによる列内バラツキ補償の測定

列内バラツキ補償を検証するために,あるチップの1列 におけるリセット後のディジタル出力値を測定した.クロッ ク周波数は5 MHz とし,AD 変換では1 Vpp を 384 階調 に割り振った.1bit につき約 2.6 mVpp である.従来方式 のリセットでは,出力の中心値が負帰還による手法とほぼ 等しくなるように外部から一定のリセット電圧を供給した. これは,両手法による出力分布の特徴を比較しやすくする ためである.リセット期間はどちらも2 µs とした.結果を 図8,図9に示す.図8は次の3種のデータをプロットし たものである:(1)従来方式(2)負帰還を用いた本方式で 位相補償容量を切り離したもの(3)負帰還を用いた本方 式で位相補償容量をつけたもの.この図から本方式と従来



図 6 試作チップ主要部のレイアウト Device layout consisting of 64 \times 64 pixel circuits.



図 7 負帰還によるリセットの期間ごとにおける特性 Reset values of each reset length.



図 8 負帰還によるリセットの出力特性 Actual measurements of negative-feedback reset.

方式の違いを確認できる.すなわち,1列64 画素に対する 出力バラツキが本方式と従来方式では異なり,本方式での バラツキ補償の効果が表れている.また,位相補償容量の 有無は、出力値の分布には影響を与えず,階調差だけが現 れて出力が一様にシフトする.これは、位相補償容量が付 いた状態では、シミュレーションで示されるように、PWM パルスの立下りタイミングが遅れるからである.そのため, AD 変換器のカウンタが過剰に回って,階調値が上方にシ フトすることになる.

図9は本方式と従来方式における出力値のバラツキ分布 である.標準偏差は,それぞれ0.5(本方式),1.75(従来 方式)である.それぞれの分布はPeak to Peak 換算で,本 方式が2階調の範囲(5.2 mV)に収まっており,従来方式 では約8階調(20.8 mV)もの分布を持っている.なお本 方式における2階調のバラツキは本来のものではなく,測 定時に外部から混入した雑音に起因する.以上のことから, 列回路部を除く画素回路部 MOSFET の閾値バラツキが, リセット時の負帰還によって補償されたことを確認できた.

4.4 負帰還リセットによる列間バラツキ補償の測定

次に,異なった列間の補償効果を検証するために列間バ ラツキを測定した.測定条件は,4.3章と同様である.サ ンプル列数は20である.結果を図10に示す.本方式と従 来方式におけるサンプル列に含まれる全画素出力値の分布 である.標準偏差は,それぞれ0.57(本方式),2.61(従来



図 9 提案法と従来方式による画素回路の出力分布 Output deviations by proposal and conventional methods.



図 10 列間のバラツキを考慮した画素回路の出力分布 Output deviations by each output amplifier.

方式)である.図9と比較すると,従来方式ではさらに分 布が広がった(36.4 mVpp).なお,分布には極大値が表 れているが,これは列ごとに閾値バラツキの平均値が異な ることと、サンプル数が限られていることに起因する.ただ し,このことがあっても二つの手法の違いを検証すること への支障はない.また,本方式では列間バラツキ(図10) は,列内バラツキ(図9)とほとんど同一の分布である(5.2 mVpp).以上の結果より,列回路が異なってもバラツキ補 償の効果が損なわれないということも確認できた.このこ とから本方式は,センサチップの歩留まり向上や列回路が 原因である縦ノイズの補償に効果が期待できる.

5. 負帰還リセット方式の発展と応用

5.1 負帰還リセットによる効果

蓄積過程における非破壊読出しは,画像内の物体または カメラの移動や画素回路の飽和予測・検出などの応用に期 待が持てる.そのため,画素内に読出し用の差動増幅器を 組込んだり⁵⁾,画素回路のリセットをバラツキの影響を受 けないGNDレベルに規定するなど様々な工夫が行われて きた.上記手法は,機能性向上において非常に有効である. しかし,2.1章の図1に示した一般的な画素セル回路に対す る適用は難しかった.本手法による負帰還リセットを適用 することで,一般的な画素セル回路と同一の素子構成でバ ラツキ補償と非破壊読出しを実現できる.このことは,高 い解像度を持つセンサアレイ上に機能性を付加できること を示している.

また,負帰還によるリセットは,任意の電位を画素回路 に設定できるという利点を持っている.この機能を個別リ セットと組合せることで,特定の領域にマスクをかけて,そ の部分のみの画像情報を利用することや,画素回路の蓄積・ 飽和特性を変化させるなどの応用が可能である.また,個別 リセット自体を画素回路への付加トランジスタなしに,列 回路構成の工夫のみで行うことができる.

画素回路の素子数を増加させずに個別リセットを行うに は,列回路で画素値のリフレッシュと負帰還リセットを選 択することにより実現する.画素値のリフレッシュは,画 素値を読出し,その値を用いた負帰還による再リセットで 行うことができる.リフレッシュと負帰還リセットのタイ ミングを同一にすることで,リセット用の配線は行方向に 共通化される.そのため,選択用トランジスタは必要ない.

5.2 応用例(広ダイナミックレンジ化)

本方式の負帰還リセットは,バラツキ補正後の非破壊中 間読み出しと任意の中間電圧値を画素回路へ設定する機能 を併せ持つ.この機能により,条件付リセットによる広ダ イナミックレンジ化を効率良く行うことができる.

条件付リセットは,中間フレームでの画素値の状態を非 破壊で読出し,条件に応じて個別リセットを行うものである.主に画素の露光時間調節に使われる⁶⁾⁷⁾.また,画素の 回路構成を切り替えるものもある⁸⁾.

(i) 飽和予測の条件(参照電圧以上・未満)に基づいて, 各画素固有の露光時間を割当てる手法を挙げる⁹⁾.本手法 はそのまま適用可能である.まず,バラツキ補正により,飽 和予測の精度を高めることができ,そして,選択トランジ スタを省いた最小構成の画素回路で個別リセットが可能と なる.この手法では,各画素につき露光時間情報を保持す る数ビットずつのメモリーが必要となる.しかし,出力値 を線形にすることができるので,ダイナミックレンジ圧縮 処理や後段の画像処理を適用しやすい.

(ii) 飽和予測の条件(参照電圧以上・未満)に基づいて, 各画素の飽和特性を変更するものが考えられる¹⁰⁾(i)と 同様に,バラツキ補正により,飽和予測の精度を高めるこ とができ,そして,最小構成の画素回路で個別リセットを 行う.個別リセット時に,本方式の特徴である任意の中間 電圧によるリセットを用いて,画素の飽和特性を付属回路 なしで容易に変更できる.この手法では,条件動作の結果 (中間電圧以上・未満のフラグ)を次処理の個別中間電圧リ セットに使用してしまうので,列回路につき1ビットずつ のメモリーしか使わない.画素回路の飽和特性を変更でき るので,光強度に対する低感度・高感度特性の両方を同一 画素回路上に実現できる.

このように,本手法を用いれば,画素回路の素子数を全 く変更せずに条件付リセットが可能となる.従来の条件付 リセットでは,画素ごとにリセットを掛けるための選択ト



(a) 従来手法による室内からの撮影画像



 (b)本方式を応用した撮影画像
図 11 広ダイナミックレンジ化の画像シミュレーション結果
Simulation results of a method for extending dynamicrange.

ランジスタが画素回路に必要であった.また,条件付リセット行うためには,個々の画素に設定した状態(露光時間情報/飽和特性)をフラグとして画素数分保持する必要があった.しかし(ii)の例に挙げた手法を用いると画素数分のフラグメモリーもすべて省くことが可能である(ii)の画像シミュレーション結果を図11に示す.

6. む す び

CMOS イメージセンサの新しいノイズ除去法として,画 素回路部 MOSFET の閾値バラツキを負帰還によって補償 するリセット手法を提案した.この手法を実装したセンサ チップを試作・測定して,閾値ばらつきに起因する固定パ ターンノイズに有効であることを示した.また,出力増幅 器に起因する縦ノイズへの有効性も確認した.本方式の応 用・発展の一例として,広ダイナミックレンジ化手法を示 した.

今後の課題として,ランダムノイズ(熱雑音・フリッカ雑 音)対策が重要である.本方式は,リセット時にバラツキ を補償するため,単位フレーム時間間隔のような低周波動 作でのフリッカ雑音の影響を考慮する必要がある.上記問 題については,雑音の帯域制限や回路構成の工夫による解 決を考えている.また,位相補償のいらない出力増幅器の 設計や新たなアプリケーションへの対応を行う予定である.

- D. Handoko, S. Kawahito, Y. Tadokoro, and A. Matsuzawa : "A CMOS image sensor with non-destructive intermediate readout mode, for adaptive iterative search motion vector estimation" IEEE Workshop CCD and Advanced Image Sensors, pp. 52-55 (June 2001)
- 2)山口隆,成澤聡介,北見大岳,猪木原信幸,浜本隆之:"蓄積中間画像を 利用して動き推定処理を行うディジタルスマートイメージセンサ",映 情学技報,27,59,pp.1-4 (Oct. 2003)
- 3)猪木原信幸,若松武,浜本隆之,相澤清晴: "蓄積中間画像を用いた A/D 変換機能を有するイメージセンサ",映情学技報,26,42,pp.59-62 (June 2002)
- 4) B. Pain, et al., : "Reset Noise Suppression in Two-Dimensional CMOS Photodiode Pixels through Column-based Feedback-Reset", in IEDM Dig. Tech. Papers, pp. 809-812 (2002)
- 5) D. X. D. Yang, A. El Gamal, B. Fowler, and H. Tian., : "A 640 x 512 CMOS image sensor with ultra wide dynamic range floatingpoint pixel level ADC", in IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, pp. 308-309 (1999)
- 6) O.Yadid-Pecht., : "Widening the dynamic range of pictures", Proc. SPIE 1656, pp. 374-382 (1992)
- 7) T.Yasuda, T.Hamamoto, K.Aizawa.,: "Adaptive-integration-time image sensor with real time reconstruction function", IEEE trans. on Electron Devices, 50, 1, pp. 111-120 (Jan. 2003)
- 8) R.Oi, K.Aizawa., : "Programmable sensitivity image sensor with multicapacitance CMOS pixels", IEEE Workshop CCD and Advanced Image sensors (May 2003)
- 9)池辺将之,大住勇治,金高達也,浅井哲也,雨宮好仁: "CMOS イメージ センサに適した機能的リセット方式の検討",信学技報,103,298,pp. 19-24 (Sept. 2003)
- 10) 池辺将之, 大住勇治, 西垣嘉博, 金高達也: "CMOS イメージセンサに適した広ダイナミックレンジ化の検討", 信学技報, 104, 174, pp. 47-52 (July 2004)



かが。 りょう 加賀谷 売 2004 年、北海道大学工学部電子工学 科卒業、現在、修士課程1年に在学、CMOS イメージセ ンサとインテリジェント撮像チップの研究に従事、



いけべ *きゅき 学専攻博士課程修了.2000年,北海道大学大学院電子情報工 学専攻博士課程修了.2000年,大日本印刷株式会社半導 体製品研究所.2004年,北海道大学助教授.信号処理ア ルゴリズムとその集積回路化の研究,および CMOS イ メージセンサの高機能化の研究に従事.工学博士.



あきり こうや 浅井 哲也 1999年,豊橋技術科学大学大学院電子 情報工学専攻博士後期課程了.1999年,北海道大学大学 院電子情報工学専攻助手.2001年10月同助教授.生体 に学んだ情報処理とその集積回路化(ニューロチップ)の 研究,および非線形アナログ集積回路と反応拡散チップ の研究に従事.工学博士.



* めみや よしひと 雨宮 好仁 1975年,東京工業大学大学院電子工学 専攻博士課程了.工学博士.1975年,日本電信電話公 社武蔵野電気通信研究所.1987年,NTT LSI 研究所. 1993年,北海道大学教授.自然界や生体で生じる機能現 象(秩序形成,自己組織化、知覚と識別など)の背景にあ るメカニズムを動作原理として情報処理を行う新しい集 積回路の開拓研究に従事.工学博士.